推荐星级:
  • 1
  • 2
  • 3
  • 4
  • 5

16bit100ms2fs流水线adc中采样保持电路的设计

更新时间:2019-10-11 23:08:53 大小:13M 上传用户:sun2152查看TA发布的资源 标签:流水线adc采样保持电路 下载积分:1分 评价赚积分 (如何评价?) 打赏 收藏 评论(0) 举报

资料介绍

随着信息技术和高速DSP的发展,高速高精度的模数转换电路(ADC)应用越来越广泛。由于流水线型(Pipelined)ADC可以同时兼顾高速度和高精度从而被广泛应用于无线通信系统、图像处理系统以及快速以太网等性能要求较高的场合。应用于军用雷达等应用的高速高精度ADC是现在研究的热点和难点,因此本文提出了一种新的结构以提高其采样保持电路的信噪比。

论文完成了精度为16bit,采样速度为100MS/s的流水线型ADC的前端采样保持电路的设计。

本文在分析了两种常用的采样保持电路之后,在电容翻转式的基础上提出了一种新的采样保持电路结构。这种结构加入了一对电容来隔离采样电容和运算放大器,使得开关电阻减小,线性度提高,采样速率增加,并且使得运放的输入共模信号更加稳定;根据改进的整体结构的要求,论文设计了各个模块,包括采样电容、Bootstrap开关以及使用了增益提升技术和开关电容共模反馈的运算放大器。随后通过对采样保持电路进行前仿真,验证了电路的正确性。最后,基于Chartered 0.18um 1P6M工艺完成了版图的设计,并且进行了后仿真。

论文完成的版图面积约为0.77mm2,后仿结果表明,在100z的采样频率下,当输入信号频率为48.8281MHz,幅度为-1dBFs的正弦信号时,得到输出的SNDR为85.36dB,有效位数为13.89Bit,SFDR为92.26dB,总谐波失真THD为-88.53dB。其性能指标基本达到了设计要求。


部分文件列表

文件名 大小
16bit100ms2fs流水线adc中采样保持电路的设计.pdf 13M

部分页面预览

(完整内容请下载后查看)

全部评论(0)

暂无评论

上传资源 上传优质资源有赏金

  • 打赏
  • 30日榜单

推荐下载