16位精度时钟频率5.6MHz的Delta-Sigmadac设计

更新时间：2019-10-12 23:11:44 大小：8M 上传用户：sun2152 查看TA发布的资源 标签：Delta-Sigma调制器 下载积分：1分评价赚积分（如何评价?）收藏评论(0) 举报

资料介绍

本文首先进行系统行为级设计，介绍了过采样和量化理论并引入和分析了一些基本的Delta-Sigma调制器，研究了几种噪声整形环路并且分析了它们的性能和应用领域，提出了三级单环前馈结构Delta-Sigma 调制器并且引入零点优化。之后对数字插值滤波器进行原理分析并对数字滤波器的类型和结构进行选择，采用了一个三级结构的插值滤波器，完成对数字信号的过采样。最后，对模拟滤波器结构和性能进行分析，采用一个四级贝塞尔开关电容模拟低通滤波器完成滤波功能。本文在Matlab环境下对整个系统进行建模和仿真，并在设计时对各个模块和他们之间的关系考虑折中影响。其中，插值滤波器的性能指标主要取决于过采样率和调制器结构，而整个系统的性能指标主要受到模拟滤波器的限制，因为一个高精度低噪声的模拟滤波器是很难设计实现的。同时，时钟抖动也对整个Delta-Sigma DAC有很大的影响。

本文设计Delta-Sigma DAC系统采用SMIC0.18um工艺实现，包括数字插值滤波器，Delta-Sigma调制器和模拟滤波器模块在内的电路和版图，最后实现16位精度，达到95dB的信噪比，信号带宽22KHz，时钟频率5.632MHz，其中过采样率为128。