积分商城

最新搜索： matlab FM1208 BK4802 protel增强 滤波 TC397
您现在的位置是：首页 > 技术资料 > 用XilinxFPGA实现DDR SDRAM控制器
推荐星级：
  • 1
  • 2
  • 3
  • 4
  • 5

用XilinxFPGA实现DDR SDRAM控制器

更新时间：2019-03-15 20:23:12 大小：9K 上传用户：sun2152查看TA发布的资源 标签：xilinx.fpgaddrsdram控制器 下载积分：1分 评价赚积分 （如何评价?） 打赏 收藏 评论(0) 举报

资料介绍

DDR SDRAM 上电后必须按照规定的程序完成初始化的过程。在初始化过程中一定要注意普通

模式寄存器与扩展模式寄存器的值是否正确。普通模式寄存器用来设定DDR SDRAM 的工作方

式, 包括突发长度、突发类型、CAS 潜伏期和工作模式;扩展模式寄存器主要实现对DDR SDRAM

内部DLL 的使能和输出驱动能力的设置。在本实验板中选择的是MicronMT46V8M16P- 75Z

型号的DDR SDRAM, 该型号芯片CAS 潜伏期只能为2 或者2.5 。

初始化完成之后, DDR SDRAM 进入正常的工作状态, 此时可对存储器进行读写和刷新操作。在

本设计中为了计算读数据延迟量引入了一个假读操作(Dummy Read) , 这将在下一节中详细分

析。DDR SDRAM 在一对差分时钟的控制下工作。命令在每个时钟的上升沿触发。随着数据一

起传送的还包括一个双向的数据选通信号DQS, 接收方通过该信号来接收数据。该选通信号与

数据相关, 其作用类似于一个独立的时钟。DQS 作为选通信号在读周期中由DDR SDRAM 来产

生。读周期中, DQS 与数据是边沿对齐的。读操作时, DDR 控制器采用直接时钟获取的方式捕

获数据。读命令触发后, 数据将在CAS 延迟之后出现在数据总线上。DQS 在写周期中是由DDR

控制器产生的。写周期中, DQS 与数据是中心对齐的。读写操作时序如图3(DQ 指传输的数

据) 。



部分文件列表

文件名 大小
用XilinxFPGA实现DDRSDRAM控制器.pdf 9K

【关注公众号立即送20积分】

相关下载

全部评论(0)

暂无评论
评论赚积分>>

上传资源 上传优质资源有赏金

热门标签

更多>>

最新上传

  • 打赏
  • 30日榜单

热门下载

推荐下载

本站上的所有资源均为源于网上收集或者由用户自行上传，仅供学习和研究使用，无任何商业目的，版权归原作如有侵权，请 来信指出，本站将立即改正。

ICP许可证号：京ICP证070360号     21IC电子网 2000- 版权所有

京ICP备11013301号

京公网安备 11010802024343号