积分商城

最新搜索： altium Designer 20 电路设计与仿真从入门到精通 CH340 排插 入门教程 canopen TMC5160
您现在的位置是：首页 > 源码 > Verilog HDl语言实现CPLD-EPC240与电脑的串口通讯QUARTUS逻辑工程源码
推荐星级：
  • 1
  • 2
  • 3
  • 4
  • 5

Verilog HDl语言实现CPLD-EPC240与电脑的串口通讯QUARTUS逻辑工程源码

更新时间：2021-01-17 11:55:11 大小：436K 上传用户：xzxbybd查看TA发布的资源 标签：verilog hdlcpld串口通讯quartus 下载积分：9分 评价赚积分 （如何评价?） 打赏 收藏 评论(0) 举报

资料介绍

Verilog HDl语言实现CPLD-EPC240与电脑的串口通讯QUARTUS逻辑工程源码 

//本模块的功能是验证实现和PC机进行基本的串口通信的功能。需要在

//PC机上安装一个串口调试工具来验证程序的功能。

//程序实现了一个收发一帧10个bit（即无奇偶校验位）的串口控

//制器，10个bit是1位起始位，8个数据位，1个结束

//位。串口的波特律由程序中定义的div_par参数决定，更改该参数可以实

//现相应的波特率。程序当前设定的div_par 的值是0x145，对应的波特率是

//9600。用一个8倍波特率的时钟将发送或接受每一位bit的周期时间

//划分为8个时隙以使通信同步.

//程序的工作过程是：串口处于全双工工作状态，按动key1，FPGA/CPLD向PC发送“21 EDA"

//字符串（串口调试工具设成按ASCII码接受方式）；PC可随时向FPGA/CPLD发送0-F的十六进制

image.png


image.pngimage.pngimage.png



部分文件列表

文件名大小
用Verilog HDl语言实现CPLD与电脑的串口通讯/
用Verilog HDl语言实现CPLD与电脑的串口通讯/serial/
用Verilog HDl语言实现CPLD与电脑的串口通讯/serial/cmp_state.ini
用Verilog HDl语言实现CPLD与电脑的串口通讯/serial/db/
用Verilog HDl语言实现CPLD与电脑的串口通讯/serial/db/add_sub_5ph.tdf6KB
用Verilog HDl语言实现CPLD与电脑的串口通讯/serial/db/add_sub_aph.tdf5KB
用Verilog HDl语言实现CPLD与电脑的串口通讯/serial/db/prev_cmp_serial.asm.qmsg2KB
用Verilog HDl语言实现CPLD与电脑的串口通讯/serial/db/prev_cmp_serial.fit.qmsg
用Verilog HDl语言实现CPLD与电脑的串口通讯/serial/db/prev_cmp_serial.map.qmsg
用Verilog HDl语言实现CPLD与电脑的串口通讯/serial/db/prev_cmp_serial.qmsg
用Verilog HDl语言实现CPLD与电脑的串口通讯/serial/db/prev_cmp_serial.tan.qmsg
...

【关注视频号领20积分】   【关注公众号立即送20积分】

相关下载

全部评论(0)

暂无评论
评论赚积分>>

上传资源 上传优质资源有赏金

热门标签

更多>>

最新上传

  • 打赏
  • 30日榜单

热门下载

推荐下载

本站上的所有资源均为源于网上收集或者由用户自行上传，仅供学习和研究使用，无任何商业目的，版权归原作如有侵权，请 来信指出，本站将立即改正。

ICP许可证号：京ICP证070360号     21IC电子网 2000- 版权所有

京ICP备11013301号

京公网安备 11010802024343号