积分商城

最新搜索： 蓝牙计数器 激光测距 飞行时间 RTDtool 5*7 字库 储能 S5PV210
您现在的位置是：首页 > 经验 > Verilog设计小技巧
推荐星级：
  • 1
  • 2
  • 3
  • 4
  • 5

Verilog设计小技巧

更新时间：2020-06-30 07:13:52 大小：109K 上传用户：xzxbybd查看TA发布的资源 标签：verilog 下载积分：2分 评价赚积分 （如何评价?） 打赏 收藏 评论(0) 举报

资料介绍

Verilog设计小技巧

这是一个在设计中常犯的错误列表这些错误常使得你的设计不可靠或速度较慢为了提高你的设计性能和提高速度的可靠性你必须确定你的设计通过所有的这些检查

可靠性 **为时钟信号选用全局时钟缓冲器BUFG • 不选用全局时钟缓冲器的时钟将会引入偏差 。 **只用一个时钟沿来寄存数据 • 使用时钟的两个沿是不可靠的因为时钟的某沿或者两个沿会漂移; 如果时钟有漂移而且你只使用了时钟的一个沿你就降低了时钟边沿漂移的风险。 • 这个问题可以这样来解决就是允许CLKDLL自动纠正时钟的占空比以达百分之五十的占空比否则强烈建议你只使用一个时钟沿 **除了用CLKDLL或DCM产生的时钟外不要在内部产生时钟. • 这包括产生门控时钟和分频时钟 • 作为替代可以建立时钟使能或使用CLKDLL或DCM来产生不同的时钟信号。 • 对于一个纯同步设计建议你在任何可能的情况下只使用一个时钟

**不要在内部产生异步的控制信号 例如复位信号或者置位信号 • 内部产生的异步控制信号会产生毛刺 • 作为替代可以产生一个同步的复位/置位信号这个信号的译码要比需要作用的时刻提前一个时钟周期 **不要使用没有相位关系的多个时钟 • 你也许并不总能避免这个条件在这些情况下确定你已使用了适当的同步电路来跨越时钟域 **不要使用没有相位关系的多个时钟 • 再次你也许并不总能避免这个条件相反许多设计都需要这样在这 些情况下确定你已适当地约束了跨越时钟域的路径


部分文件列表

文件名 大小
Verilog设计小技巧.pdf 109K

【关注公众号立即送20积分】

相关下载

全部评论(0)

暂无评论
评论赚积分>>

上传资源 上传优质资源有赏金

热门标签

更多>>

最新上传

  • 打赏
  • 30日榜单

热门下载

推荐下载

本站上的所有资源均为源于网上收集或者由用户自行上传，仅供学习和研究使用，无任何商业目的，版权归原作如有侵权，请 来信指出，本站将立即改正。

ICP许可证号：京ICP证070360号     21IC电子网 2000- 版权所有

京ICP备11013301号

京公网安备 11010802024343号