积分商城

最新搜索： stm32f0 usb源码 随身听 神经网络 DfuSe SSD1306 STM32F103C8T6
您现在的位置是：首页 > 技术资料 > SK海力士375层4D NAND堆叠工艺创新.docx
推荐星级：
  • 1
  • 2
  • 3
  • 4
  • 5

SK海力士375层4D NAND堆叠工艺创新.docx

更新时间：2026-08-18 09:22:57 大小：39K 上传用户：烟雨查看TA发布的资源 标签：层4D NANDSK海力士堆叠工艺闪存密度PUC架构 下载积分：2分 评价赚积分 （如何评价?） 打赏 收藏 评论(0) 举报

资料介绍

SK海力士375层4D NAND：堆叠工艺与闪存密度创新

摘要

在FMS 2026大会上，SK海力士展示了其375层4D NAND闪存技术，这是继三星V10 BV-NAND（400层以上）之后，NAND闪存堆叠层数竞争的又一重要里程碑。SK海力士的4D NAND技术采用独特的"4D"架构设计——将外围电路置于存储单元阵列下方（PUC架构），在维持较小芯片面积的同时实现高密度存储。本文从架构设计、工艺创新与性能表现等维度，深入分析375层4D NAND的技术特征与产业意义。

一、引言：NAND堆叠层数的竞赛格局

全球NAND闪存厂商在堆叠层数方面的竞争持续升级：

· 长江存储：Xtacking架构，已实现232层至300层以上

· 美光：276层NAND已量产，正向300层以上推进

· SK海力士：375层4D NAND展示，目标2027年量产

· 三星：V10 BV-NAND，400层以上，采用晶圆键合技术

SK海力士的375层NAND采用其独有的4D NAND架构，该架构自2018年首次推出以来，已历经多代演进，在层数、存储密度与性能方面持续提升。

二、4D NAND架构原理

2.1 "4D"名称的由来

SK海力士的"4D NAND"并非指物理上的第四维度，而是指其独特的工艺架构：在外观上保持了3D NAND的垂直堆叠结构，但通过将外围电路置于存储单元阵列下方（PUC，Peri-under-Cell），实现了更高的存储密度和更优的电气性能。


部分文件列表

文件名 大小
SK海力士375层4D_NAND堆叠工艺创新.docx 39K

相关下载

全部评论(0)

暂无评论
评论赚积分>>

上传资源 上传优质资源有赏金

热门标签

更多>>

最新上传

  • 打赏
  • 30日榜单

热门下载

资料专题

推荐下载

本站上的所有资源均为源于网上收集或者由用户自行上传，仅供学习和研究使用，无任何商业目的，版权归原作如有侵权，请 来信指出，本站将立即改正。

ICP许可证号：京ICP证070360号     21IC电子网 2000- 版权所有

京ICP备11013301号

京公网安备 11010802024343号