推荐星级:
  • 1
  • 2
  • 3
  • 4
  • 5

面向存算一体芯片的模拟计算阵列中存算一体芯片的存算一体芯片在RISC-V处理器中的AI加速IP核.d

更新时间:2026-09-19 19:04:45 大小:37K 上传用户:江岚查看TA发布的资源 标签:存算一体RISC-VAI加速IP核模拟计算 下载积分:2分 评价赚积分 (如何评价?) 打赏 收藏 评论(0) 举报

资料介绍

面向存算一体芯片的模拟计算阵列中存算一体芯片的存算一体芯片在RISC-V处理器中的AI加速IP

摘要

RISC-V开源指令集架构为处理器设计提供了前所未有的灵活性,通过扩展自定义指令集可以高效加速AI计算。本文将存算一体宏单元作为RISC-V处理器的AI加速协处理器IP核,通过RISC-V的自定义指令集接口(CFU)与处理器核心连接,在存储域直接完成矩阵乘加运算。在28nm工艺下,集成了存算一体IP核的RISC-V处理器在0.5W功耗下实现了1TOPSAI算力,支持INT8/INT4混合精度,为RISC-V生态的AI能力扩展提供了高效的硬件方案。

一、RISC-VAI加速需求

1.1 嵌入式AI

RISC-V处理器在IoT和边缘设备中广泛应用,这些设备对AI推理的算力需求为0.1-10TOPS,功耗要求为0.01-1W

1.2 自定义指令集扩展

RISC-VCFUCustom Function Unit)接口允许处理器扩展自定义指令,存算一体宏单元可以通过CFU接口与处理器核心集成。

二、存算一体IP核设计

2.1 IP核架构

存算一体IP核包含RRAM存算阵列(256×256)、本地控制器和DMA接口。IP核通过CFU接口接收处理器的计算指令,在存算阵列中完成矩阵乘加运算后,通过DMA将结果写回内存。


部分文件列表

文件名 大小
面向存算一体芯片的模拟计算阵列中存算一体芯片的存算一体芯片在RISC-V处理器中的AI加速IP核.docx 37K

全部评论(0)

暂无评论

上传资源 上传优质资源有赏金

  • 打赏
  • 30日榜单
  • 21下载积分 打赏60.00元   3天前

    用户:gsy幸运

  • 21下载积分 打赏70.00元   3天前

    用户:铁蛋锅

  • 21下载积分 打赏65.00元   3天前

    用户:xzxbybd

  • 21下载积分 打赏60.00元   3天前

    用户:jh0355

  • 21下载积分 打赏60.00元   3天前

    用户:w178191520

  • 21下载积分 打赏20.00元   3天前

    用户:jh03551

  • 21下载积分 打赏20.00元   3天前

    用户:sun2152

  • 21下载积分 打赏20.00元   3天前

    用户:kk1957135547

  • 21下载积分 打赏25.00元   3天前

    用户:w1966891335

  • 21下载积分 打赏20.00元   3天前

    用户:xuzhen1

  • 21下载积分 打赏15.00元   3天前

    用户:x15580286248

  • 21下载积分 打赏25.00元   3天前

    用户:pcb

  • 21下载积分 打赏20.00元   3天前

    用户:bhacker

  • 21下载积分 打赏15.00元   3天前

    用户:liqiang9090

  • 21下载积分 打赏25.00元   3天前

    用户:有理想666

  • 21下载积分 打赏15.00元   3天前

    用户:godbox

  • 21下载积分 打赏15.00元   3天前

    用户:aetek

  • 21下载积分 打赏5.00元   3天前

    用户:mulanhk

  • 21下载积分 打赏5.00元   3天前

    用户:JuneLin61

推荐下载