积分商城

最新搜索： Souce Insight 3.5 DAPLINK 恒流源 canopen301 Proteus
您现在的位置是：首页 > 技术资料 > NAND Flash控制器硬件设计与仿真验证
推荐星级：
  • 1
  • 2
  • 3
  • 4
  • 5

NAND Flash控制器硬件设计与仿真验证

更新时间：2019-12-24 16:16:06 大小：2M 上传用户：xiaohei1810查看TA发布的资源 标签：nandflash控制器 下载积分：1分 评价赚积分 （如何评价?） 打赏 收藏 评论(0) 举报

资料介绍

NAND Flash存储芯片的整体性能,在很大程度上会受到NAND Flash控制器的影响.为此在对NAND Flash的存储结构和接口进行仔细分析的基础上,设计了控制器的硬件功能,确定了各个命令执行时的设备状态转换关系,并在仿真环境下,利用NAND Flash控制器进行存储介质的读写及擦除等操作,全面验证了控制器的功能.结果表明,控制器工作正常,符合设计目标.

部分文件列表

文件名 大小
NAND_Flash控制器硬件设计与仿真验证.pdf 2M

【关注B站账户领20积分】

部分页面预览

（完整内容请下载后查看）
２０１７ 年 ４ 月  
西 北 工 业 大 学 学 报  
Ａｐｒ． ２０１７  
Ｖｏｌ．３５ Ｎｏ．２  
第 ３５ 卷第 ２ 期  
Ｊｏｕｒｎａｌ ｏｆ Ｎｏｒｔｈｗｅｓｔｅｒｎ Ｐｏｌｙｔｅｃｈｎｉｃａｌ Ｕｎｉｖｅｒｓｉｔｙ  
ＮＡＮＤ Ｆｌａｓｈ 控制器硬件设计与仿真验证  
冉计全１，３， 郭林２， 张三刚３， 马捷中３， 翟正军３， 郭阳明３  
１．中国人民解放军 ３１００８ 部队， 北京ꢀ １００８５０； ２．中国航天空气动力技术研究院， 北京ꢀ １０００７４  
３．西北工业大学 计算机学院， 陕西 西安ꢀ ７１００７２  
æ
è
ö
ø
ç
÷
摘ꢀ 要：ＮＡＮＤ Ｆｌａｓｈ 存储芯片的整体性能，在很大程度上会受到 ＮＡＮＤ Ｆｌａｓｈ 控制器的影响。 为此在  
对 ＮＡＮＤ Ｆｌａｓｈ 的存储结构和接口进行仔细分析的基础上，设计了控制器的硬件功能，确定了各个命  
令执行时的设备状态转换关系，并在仿真环境下，利用 ＮＡＮＤ Ｆｌａｓｈ 控制器进行存储介质的读写及擦  
除等操作，全面验证了控制器的功能。 结果表明，控制器工作正常，符合设计目标。  
关ꢀ 键ꢀ 词：ＮＡＮＤ Ｆｌａｓｈ；控制器；存储结构；接口  
中图分类号：ＴＰ３９１．９ꢀ ꢀ ꢀ 文献标志码：Ａꢀ ꢀ ꢀ 文章编号：１０００⁃２７５８（２０１７）０２⁃０３０４⁃０６  
ꢀ ꢀ 随着固态存储技术的发展，以 ＮＡＮＤ Ｆｌａｓｈ 等构  
建的存储设备越来越广泛地得到应用。 但是，由于  
ＮＡＮＤ Ｆｌａｓｈ 存储芯片存储结构和对外接口的特点，  
如读写控制时序复杂、存在位交换（０、１ 反转）等问  
题，使得其整体性能不仅取决于 ＮＡＮＤ Ｆｌａｓｈ 存储介  
质的性能，而且在很大程度上还受到 ＮＡＮＤ Ｆｌａｓｈ 控  
点，在各种片上系统芯片中（ＳＯＣ）集成 ＮＡＮＤ Ｆｌａｓｈ  
控制器已逐渐成为一种趋势。 ＮＡＮＤ Ｆｌａｓｈ 利用穿  
隧注入（ｔｕｎｎｅｌ ｉｎｊｅｃｔｉｏｎ）技术写入数据，以穿隧释放  
（ｔｕｎｎｅｌ ｒｅｌｅａｓｅ）技术抹除数据［５］  
。
ＮＡＮＤ Ｆｌａｓｈ 内部由存储阵列、控制逻辑、Ｉ／ Ｏ  
逻辑、寄存器等部分组成，并以页作为基本存储单  
制器的影响［１］  
。
＋
＋
元，页的容量范围一般从（５１２ １６）至（４ ０９６ １２８）  
个字节。 页是块的组成单位，根据闪存芯片的容量  
大小与技术规格的不同，其内部组成结构的块、页容  
量也不尽相同。［６］  
ＮＡＮＤ Ｆｌａｓｈ 具有下列 ４ 个特点：①以页为单位  
进行读、写操作，以块为单位进行擦除操作，写入和  
擦除操作速度快；②没有单独的地址和数据总线，只  
能采用串行读取，不能按字节进行随机读写且速度  
慢；③体积小，引脚数目少；④使用时需要将 ＮＡＮＤ  
芯片中不影响其他有效块性能的失效块，在地址映  
射表中屏蔽以保证数据存储正确性［２⁃４］ 。 本文将根  
据上述 ＮＡＮＤ Ｆｌａｓｈ 特点，探讨在实用环境下，对其  
实施控制的方法，以提升固态存储设备的整体性能，  
这无疑具有重要的意义。 本文还针对上述需求，基  
于 ＦＰＧＡ 的固态盘开发平台，进行了 ＮＡＮＤ Ｆｌａｓｈ 控  
制器设计。  
对 ＮＡＮＤ Ｆｌａｓｈ 进行的基本操作有复位（ｒｅｓｅｔ）  
操作、读 ＩＤ（ｒｅａｄ ＩＤ） 操作、读状态（ ｒｅａｄ ｓｔａｔｕｓ） 操  
作、写页（ｐｒｏｇｒａｍ ｐａｇｅ） 操作、块擦除（ ｂｌｏｃｋ ｅｒａｓｅ）  
操作、 随 机 写 （ ｒａｎｄｏｍ ｄａｔａ ｉｎｐｕｔ） 操 作、 随 机 读  
（ｒａｎｄｏｍ ｄａｔａ ｏｕｔｐｕｔ）操作、读页（ｒｅａｄ ｐａｇｅ）操作等。  
以上对 ＮＡＮＤ Ｆｌａｓｈ 存储芯片的操作，都是通过控制  
信号进行的。 ＮＡＮＤ Ｆｌａｓｈ 的控制信号包括 ＡＬＥ，  
ＣＬＥ，／ ＣＥ，ＲＥ，／ ＷＥ，Ｒ／ Ｂ＃等。  
ＮＡＮＤ Ｆｌａｓｈ 的 Ｉ／ Ｏ 端口采用复用的数据线和  
地址线，对片上存储介质的存储单元操作必须先通  
过寄存器串行地进行数据存取。 ＮＡＮＤ Ｆｌａｓｈ 的寻  
址方式分为行地址和列地址。 这样可减少芯片的管  
脚数目，有助于提高芯片设备的模块化程度，不过对  
１ꢀ ＮＡＮＤ Ｆｌａｓｈ 的存储结构和接口  
ＮＡＮＤ Ｆｌａｓｈ 具有速度快、密度大、成本低等特  
收稿日期：２９１６⁃１０⁃０８ꢀ 基金项目：国家自然科学基金（６１３７１０２４、６１６０１３７１）、航空科学基金（２０１６ＺＤ５３０３５）、中航产学研项目  
（ｃｘｙ２０１３ＸＧＤ１４）与电子元器件可靠性物理及其应用技术重点实验室开放基金资助  
作者简介：冉计全（１９８０—），解放军 ３１００８ 部队工程师、西北工业大学硕士研究生，主要从事计算机测控技术研究。  
万方数据  
第 ２ 期  
冉计全，等：ＮＡＮＤ Ｆｌａｓｈ 控制器硬件设计与仿真验证  
·３０５·  
芯片的读写数据等操作却变得更加复杂。  
制器接口说明如图 ２ 所示。 具体信号的引脚定义以  
及功能描述如表 １ 所示。  
２ꢀ 控制器的设计目标  
ＮＡＮＤ Ｆｌａｓｈ 控制器设计一般有 ２ 方面的内容：  
①硬件功能设计与实现，包括对 ＮＡＮＤ Ｆｌａｓｈ 芯片基  
本操作功能的设计；②固件程序实现。 本文在基于  
嵌入式处理器软核 ＮｉｏｓⅡ的固态盘开发平台上（见  
图 １）完成了 ＮＡＮＤ Ｆｌａｓｈ 控制的硬件设计。  
图 ２ꢀ 控制器接口说明  
表 １ꢀ 控制器接口信号描述  
引脚  
ＡＤＤＲ［１２ ∶ ０］  
ＣＬＫ  
方向  
输入  
输入  
输入  
输入  
输入  
输入  
功能  
地址输入  
系统时钟  
ＲＳＴＮ  
复位信号，有效值为低  
片选信号，有效值为低  
输出使能，有效值为低  
写入使能，有效值为低  
数据总线  
ＣＥＮ  
ＯＥＮ  
ＷＥＮ  
图 １ꢀ 固态盘开发平台  
ＤＡＴＡ［７ ∶ ０］ 输入／ 输出  
ＩＮＴ  
输出  
输出  
提供给处理器中断信号  
ＮＡＮＤ Ｆｌａｓｈ 工作状态信号  
本文所确定的控制器设计目标是，ＮＡＮＤ Ｆｌａｓｈ  
存储器芯片能够通过 Ａｖａｌｏｎ 总线和嵌入式系统处  
理器 ＮｉｏｓⅡ连接，使得 ＦＰＧＡ 系统中的其他设备通  
过 Ａｖａｌｏｎ 总线访问本控制器，最终使控制器能够实  
现对存储器的各种数据进行存取操作。 同时，针对  
ＮＡＮＤ Ｆｌａｓｈ 存储器在频繁使用的过程中，有可能出  
现的位翻转现象［７⁃８］ ，在此控制器的硬件设计中建  
立数据存取操作时的错误检测和纠正机制。  
ＲＢＮ  
３．２ꢀ 寄存器配置  
ＮＡＮＤ Ｆｌａｓｈ 控制器被设计成一个基于 Ａｖａｌｏｎ  
总线的从设备模块。 它描述了主从构件间的端口连  
接关系，以及构件间通信的时序关系［１０⁃１２］ 。 系统中  
ＮｉｏｓⅡ处理器通过 Ａｖａｌｏｎ 总线对 ＮＡＮＤ Ｆｌａｓｈ 控制  
器接口进行的基本操作只有读取和写入 ２ 种，而  
ＮＡＮＤ Ｆｌａｓｈ 控制器的硬件模块对存储芯片的基本  
操作则复杂得多，包括页编程、页读取、块擦除、读状  
态、读取 ＩＤ 以及设备复位等。 为了在不改变系统接  
口及操作模式的情况下，实现 ＮｉｏｓⅡ处理器对控制  
器的直接寻址访问，本文采用与 ＮＡＮＤ Ｆｌａｓｈ 类似的  
写控制字的方式。  
３ꢀ ＮＡＮＤ Ｆｌａｓｈ 控制器硬件设计  
３．１ꢀ 接口定义  
本文选用 ＳＡＭＳＵＮＧ 公司容量为 ２ＧＢ 的 ＮＡＮＤ  
Ｆｌａｓｈ 芯片 Ｋ９Ｆ２Ｇ０８Ｕ０Ａ ［９］ 进行 ＮＡＮＤ Ｆｌａｓｈ 控制  
器的硬件设计。  
本文采用 １６ 个寄存器组，并以存储器映射的方  
式进行编址寻址。 地址偏移从 ０ｘ１ＦＦ０ 到 ０ｘ１ＦＦＦ  
为寄存器区，０ｘ００００ ～ ０ｘ０２１０ 为数据缓存区。 寄存  
器地址分配、命名及其功能描述如表 ２ 所示。  
ＮＡＮＤ Ｆｌａｓｈ 控制器硬件模块一端连接 ＮＡＮＤ  
Ｆｌａｓｈ 芯片，另一端通过片上总线与系统中处理器总  
线连接。 与 Ｆｌａｓｈ 芯片端连接的各个信号的名称及  
定义均与 ＮＡＮＤ Ｆｌａｓｈ 芯片相同。 而控制器与处理  
万方数据  
器端的连接则采用类似于 ＳＲＡＭ 接口的方式。 控  

相关下载

全部评论(0)

暂无评论
评论赚积分>>

上传资源 上传优质资源有赏金

热门标签

更多>>

最新上传

  • 打赏
  • 30日榜单

热门下载

推荐下载

本站上的所有资源均为源于网上收集或者由用户自行上传，仅供学习和研究使用，无任何商业目的，版权归原作如有侵权，请 来信指出，本站将立即改正。

ICP许可证号：京ICP证070360号     21IC电子网 2000- 版权所有

京ICP备11013301号

京公网安备 11010802024343号