推荐星级：
- 1
- 2
- 3
- 4
- 5
[源代码]Intel FPGA数字信号处理设计--典型IP核的应用
资料介绍
以Intel公司的FPGA器件为开发平台，采用MATLAB及VHDL语言开发工具，详细阐述了数字信号处理技术的实现原理、结构、方法及仿真测试过程，并通过典型IP核工程实例分析其在FPGA实现过程中的具体技术细节。
部分文件列表
| 文件名 | 文件大小 | 修改时间 |
| [源代码]Intel FPGA数字信号处理设计--典型IP核的应用/E6_1_clock/clock.cmp | 1KB | 2021-07-29 09:59:24 |
| [源代码]Intel FPGA数字信号处理设计--典型IP核的应用/E6_1_clock/clock.ppf | 1KB | 2021-07-29 09:59:24 |
| [源代码]Intel FPGA数字信号处理设计--典型IP核的应用/E6_1_clock/clock.qip | 1KB | 2021-07-29 09:59:24 |
| [源代码]Intel FPGA数字信号处理设计--典型IP核的应用/E6_1_clock/clock.qpf | 1KB | 2021-07-25 09:24:26 |
| [源代码]Intel FPGA数字信号处理设计--典型IP核的应用/E6_1_clock/clock.qsf | 4KB | 2021-07-31 16:47:40 |
| [源代码]Intel FPGA数字信号处理设计--典型IP核的应用/E6_1_clock/clock.qws | 1KB | 2021-07-31 17:34:58 |
| [源代码]Intel FPGA数字信号处理设计--典型IP核的应用/E6_1_clock/clock.vhd | 20KB | 2021-07-29 09:59:24 |
| [源代码]Intel FPGA数字信号处理设计--典型IP核的应用/E6_1_clock/clock_nativelink_simulation.rpt | 1KB | 2021-07-31 17:34:22 |
| [源代码]Intel FPGA数字信号处理设计--典型IP核的应用/E6_1_clock/db/.cmp.kpt | 1KB | 2021-07-30 20:50:22 |
| [源代码]Intel FPGA数字信号处理设计--典型IP核的应用/E6_1_clock/db/clock.(0).cnf.cdb | 1KB | 2021-07-30 20:50:08 |
| [源代码]Intel FPGA数字信号处理设计--典型IP核的应用/E6_1_clock/db/clock.(0).cnf.hdb | 1KB | 2021-07-30 20:50:08 |
| ... | ||
全部评论(0)