推荐星级:
- 1
- 2
- 3
- 4
- 5
FPGA VHDL语言DDS函数信号发生器的设计与实现
资料介绍
1、 设计任务
(1) 正弦波、三角波、方波、锯齿波输出频率范围:1KHZ~1MHZ
(2) 具有频率设置功能,频率步骤:100HZ;
(3) 输出信号频率定度:优于10 ^4
(4) 输出电压幅度:在5K负载电阻上的电压峰——峰值Vopp≧1V;
(5) 失真度:用示波器观察使无明显失真。
2、 基本要求:
(1) 掌握采用FPGA硬件特性、及软件开发工具MAXPLUSII的使用。
(2) 掌握DDS函数信号发生器的原理,并采用VIIDL语言设计DDS内核单元。
(3) 掌握单片机与DDS单无连接框图原理,推导出频率控制字、相位控制字的算法。
(4) 设计键盘输入电路和程序并调试。掌握键盘和显示(LCD1602)配合使用的方法和技巧。
(5) 掌握硬件和软件联合调试的方法。
(6) 完成系统硬件电路的设计和制作。
(7) 完成系统程序的设计。
(8) 完成整个系统的设计、调试和制作。
(9) 完成课程设计报告。
部分文件列表
文件名 | 大小 |
rom2/ | |
rom2/db/ | |
rom2/db/altsyncram_kt81.tdf | 3KB |
rom2/db/altsyncram_une2.tdf | |
rom2/db/decode_aoi.tdf | 3KB |
rom2/db/rom2.(0).cnf.cdb | 1KB |
rom2/db/rom2.(0).cnf.hdb | 1KB |
rom2/db/rom2.(1).cnf.cdb | 1KB |
rom2/db/rom2.(1).cnf.hdb | 1KB |
rom2/db/rom2.(10).cnf.cdb | 2KB |
rom2/db/rom2.(10).cnf.hdb | 1KB |
... |
全部评论(0)