积分商城

最新搜索： 8051 ip C8051F310 三菱fx3u编程手册 S3C2440 STM32Cube高效开发教程 基础篇
您现在的位置是：首页 > 源码 > FPGA CPLD设计Verilog例程 VGA接口实验工程文件源码+说明文档
推荐星级：
  • 1
  • 2
  • 3
  • 4
  • 5

FPGA CPLD设计Verilog例程 VGA接口实验工程文件源码+说明文档

更新时间：2020-07-02 19:13:17 大小：2M 上传用户：xzxbybd查看TA发布的资源 标签：fpgacpldverilogvga接口 下载积分：3分 评价赚积分 （如何评价?） 打赏 收藏 评论(0) 举报

资料介绍

FPGA CPLD设计Verilog例程 VGA接口实验工程文件源码+说明文档



标准VGA 接口一共有15 个接口（拔下任何一台VGA 液晶或是CRT 显示器看看就知道

了）。真正用到的信号接口不多，就五个，HSYNC 是行同步信号，VSYNC 是场同步信号，同

步信号就是为了让VGA 显示器接收部分知道送来的数据是对应哪一行哪一列的哪一个像素

点的。VGA_R、VGA_G、VGA_B 是三原色信号，这三个信号接口的输入都是模拟信号（标准

为0-0.7V），所以它们都有相应的地线需要连接。我们使用的这块学习板的接口做得比较简

单，直接用I/O 口去连接VGA 的五个信号接口，并且三原色信号接口输入的只可能是数字

信号（0 或1），因此驱动液晶屏上显示的颜色最多也就8 种。一般来说，可以在FPGA/CPLD

和VGA 接口间加一个DAC 芯片，这样就可能实现65536 种或者更多色彩的显示。

VGA 的接口时序如图5.11 所示，场同步信号VSYNC 在每帧开始的时候产生一个固定宽

度的低脉冲，行同步信号HSYNC 在每行开始的时候产生一个固定宽度的低脉冲，数据在某

些固定的行和列交汇处有效。


该工程设计需要在VGA 显示器上显示背景为蓝色，中央显示一个绿色的边框和一个粉

色的矩形。代码实现中，两个计数器x_cnt 和y_cnt 分别对应行和列计数，后面的HSYNC 信

号和VSYNC 信号以及显示数据的控制都是由这两个计数器决定的。该工程的接口定义如表

5.10 所示。

表5.10 VGA 实验接口定义

信号名称方向描述

clk input 时钟信号，50MHz

rst_n input 复位信号，低电平有效

hsync output 行同步信号，低电平有效

vsync output 场同步信号，低电平有效

vga_r output VGA 色彩信号

vga_g output VGA 色彩信号

vga_b output VGA 色彩信号


部分文件列表

文件名大小
VGA接口实验.pdf
verilogvga/
verilogvga/db/
verilogvga/db/.cmp.kpt
verilogvga/db/logic_util_heursitic.dat5KB
verilogvga/db/prev_cmp_vga_dis.asm.qmsg2KB
verilogvga/db/prev_cmp_vga_dis.fit.qmsg
verilogvga/db/prev_cmp_vga_dis.map.qmsg4KB
verilogvga/db/prev_cmp_vga_dis.tan.qmsg
verilogvga/db/vga_dis.(0).cnf.cdb7KB
verilogvga/db/vga_dis.(0).cnf.hdb2KB
...

【关注视频号领20积分】   【关注公众号立即送20积分】

相关下载

全部评论(0)

暂无评论
评论赚积分>>

上传资源 上传优质资源有赏金

热门标签

更多>>

最新上传

  • 打赏
  • 30日榜单

热门下载

推荐下载

本站上的所有资源均为源于网上收集或者由用户自行上传，仅供学习和研究使用，无任何商业目的，版权归原作如有侵权，请 来信指出，本站将立即改正。

ICP许可证号：京ICP证070360号     21IC电子网 2000- 版权所有

京ICP备11013301号

京公网安备 11010802024343号