积分商城

最新搜索： 神经网络 AT91SAM7X256 ide手册 S7 200 传感器 拼音输入
您现在的位置是：首页 > 教程 > Xilinx IP Core 的使用
推荐星级：
  • 1
  • 2
  • 3
  • 4
  • 5

Xilinx IP Core 的使用

更新时间：2019-06-29 08:04:15 大小：103K 上传用户：z00查看TA发布的资源 标签：xilinxip 下载积分：2分 评价赚积分 （如何评价?） 打赏 收藏 评论(0) 举报

资料介绍

 FIFO(First In First Out)，是一种可以实现数据先入先出的存储器件。FIFO 就像一个单向管道,数据只能按固定的方向从管道一头进来，再按相同的顺序从管道另一头出去，最先进来的数据必定是最先出去。FIFO存储器被普遍用作数据缓冲器，或者用来存储异步信号的频率差或相位差。

 对基于单体存储器的 FIFO，作为一种数据缓冲器,其数据存放结构和 RAM是一致的，只是存取方式有所不同。任何时候 FIFO 都有数据输出，不像 RAM 只有在读有效时才有数据输出。因 RAM 中的各存储单元可被随机读写，故 FIFO 的队首位置及队列长度均可浮动。为此需要用两个地址寄存器,分别存储读地址(即队首元素地址)和写地址(即队尾元素地址加 1)。在读写过程中 FIFO 所存储的信息并不移动，而是通过改变读地址或写地址来指示队首队尾。 


部分文件列表

文件名 大小
FPGA_13.pdf 103K

【关注B站账户领20积分】

相关下载

全部评论(0)

暂无评论
评论赚积分>>

上传资源 上传优质资源有赏金

热门标签

更多>>

最新上传

  • 打赏
  • 30日榜单

热门下载

资料专题

推荐下载

本站上的所有资源均为源于网上收集或者由用户自行上传，仅供学习和研究使用，无任何商业目的，版权归原作如有侵权，请 来信指出，本站将立即改正。

ICP许可证号：京ICP证070360号     21IC电子网 2000- 版权所有

京ICP备11013301号

京公网安备 11010802024343号