推荐星级:
  • 1
  • 2
  • 3
  • 4
  • 5

FPGA设计软件:Xilinx Vivado设计套件中的时间集成功能概述

更新时间:2018-08-27 14:08:17 大小:853K 上传用户:z00查看TA发布的资源 标签:fpga设计软件xilinxvivado 下载积分:2分 评价赚积分 (如何评价?) 打赏 收藏 评论(0) 举报

资料介绍

本文将介绍Xilinx Vivado设计套件的一些最重要的功能,它们可以加速设计过程的“集成时间”。传统的FPGA设计主要关注可编程逻辑和I / O的概念。然而,今天的复杂应用需要超越可编程逻辑到“可编程系统”。这是创建Xilinx Vivado设计套件背后最基本的思想之一。

Vivado是一个以IP和系统为中心的设计环境,它试图简化软IP的集成。这是通过本文其余部分将简要讨论的几个功能实现的。

请注意,本文中介绍的功能主要是为了加快设计过程的“集成时间”。在另一篇文章中,我们将讨论Vivado的那些旨在加速设计“实现时间”的功能。

扩展Vivado IP资源库

Vivado有一个可扩展的IP目录,可以包含Xilinx和第三方IP。Vivado使工程师能够将其设计或算法的一部分快速转换为添加到Vivado IP目录中的可重用IP。


部分文件列表

文件名 大小
FPGA设计软件:Xilinx Vivado设计套件中的时间集成功能概述.pdf 853K

全部评论(0)

暂无评论

上传资源 上传优质资源有赏金

  • 打赏
  • 30日榜单

推荐下载