- 1
- 2
- 3
- 4
- 5
epm240 72路三色LED灯板流水显示cpld逻辑VERILGO源码工程
资料介绍
epm240 72路三色LED灯板流水显示cpld逻辑VERILGO源码工程
`timescale 1ns/100ps
module love_heart(
clk,
resetb,
key_in_a,
key_in_b,
led_out_b,
led_out_r,
led_out_g
);
input clk;
input resetb;
input key_in_a;
input key_in_b;
output[23:0] led_out_b;
output[23:0] led_out_r;
output[23:0] led_out_g;
reg[23:0] led_out_b;
reg[23:0] led_out_r;
reg[23:0] led_out_g;
//*****************************led_counter*********************************
reg[31:0] led_counter;
always@(posedge clk or negedge resetb)
begin
if (!resetb) led_counter <=0;
else led_counter <= led_counter +1'b1;
end
部分文件列表
文件名 | 大小 |
love_heart20150702/ | |
love_heart20150702/db/ | |
love_heart20150702/db/logic_util_heursitic.dat | 8KB |
love_heart20150702/db/love_heart.(0).cnf.cdb | 5KB |
love_heart20150702/db/love_heart.(0).cnf.hdb | 2KB |
love_heart20150702/db/love_heart.amm.cdb | |
love_heart20150702/db/love_heart.asm.qmsg | 2KB |
love_heart20150702/db/love_heart.asm.rdb | 1KB |
love_heart20150702/db/love_heart.asm_labs.ddb | 1KB |
love_heart20150702/db/love_heart.cbx.xml | |
love_heart20150702/db/love_heart.cmp.cdb | |
... |
全部评论(0)