积分商城

最新搜索： 多功能串口调试助手 HK32F03 SiliconLabs proteus 瘦客户机 ADRV9009
您现在的位置是：首页 > 技术资料 > 动态随机存取存储器原理解析
推荐星级：
  • 1
  • 2
  • 3
  • 4
  • 5

动态随机存取存储器原理解析

更新时间：2026-06-13 12:41:03 大小：16K 上传用户：烟雨查看TA发布的资源 标签：动态随机存取存储器 下载积分：2分 评价赚积分 （如何评价?） 打赏 收藏 评论(0) 举报

资料介绍

基本定义与核心定位

动态随机存取存储器（Dynamic Random Access Memory，简称DRAM）是一种半导体随机存取存储器，属于随机存取存储器（RAM）的两大主流分类之一（另一类为静态随机存取存储器SRAM）。它凭借高集成度、低成本的特性，成为当前计算机系统、消费电子、服务器等设备中主流的系统主存实现方案。和ROM（只读存储器）不同，DRAM支持数据的随机读写，断电后存储的数据会完全丢失，属于典型的易失性存储器。

核心工作原理

DRAM存储单元的核心结构非常简单，由一个金属氧化物半导体场效应管（MOSFET）和一个电容组成：

1. 数据存储原理：依靠电容存储电荷来表示二进制数据，电容充满电荷代表逻辑1，电容没有电荷（电荷放空）代表逻辑0。

2. 刷新机制：由于电容存在漏电效应，即使保持供电，电容上存储的电荷也会逐渐流失，因此DRAM必须每隔一定时间（通常为64ms左右）对存储单元进行刷新，重新补充电容流失的电荷，才能保证数据不丢失，这也是“动态”二字的来源。

而SRAM依靠晶体管的双稳态触发器存储数据，不需要刷新，因此被称为“静态”存储器。

结构组成

完整的DRAM芯片主要包含以下核心组成部分：

1. 存储单元阵列：由大量按行列排列的DRAM基本存储单元组成，是实际存储数据的区域，每个存储单元对应一个唯一的地址。

2. 地址译码器：分为行地址译码器和列地址译码器，接收CPU发来的地址信号，将其转换为存储单元的行选通信号和列选通信号，选中目标存储单元完成读写。为了减少地址引脚数量，DRAM通常采用地址多路复用技术，将行地址和列地址分两次送入芯片。

3. 读写控制电路：包括行地址选通（RAS）、列地址选通（CAS）、读写使能（WE）等控制逻辑，控制数据的写入和读出流程。


部分文件列表

文件名 大小
动态随机存取存储器原理解析.docx 16K

相关下载

全部评论(0)

暂无评论
评论赚积分>>

上传资源 上传优质资源有赏金

热门标签

更多>>

最新上传

  • 打赏
  • 30日榜单

热门下载

资料专题

推荐下载

本站上的所有资源均为源于网上收集或者由用户自行上传，仅供学习和研究使用，无任何商业目的，版权归原作如有侵权，请 来信指出，本站将立即改正。

ICP许可证号：京ICP证070360号     21IC电子网 2000- 版权所有

京ICP备11013301号

京公网安备 11010802024343号