积分商城

最新搜索： Souce Insight 3.5 恒流源 Vivo手机原理图 UltraEdit canopen301
您现在的位置是：首页 > 技术资料 > CMOS锁相环中鉴频鉴相器的研究
推荐星级：
  • 1
  • 2
  • 3
  • 4
  • 5

CMOS锁相环中鉴频鉴相器的研究

更新时间：2020-09-16 10:46:44 大小：851K 上传用户：守着阳光1985查看TA发布的资源 标签：cmos锁相环 下载积分：1分 评价赚积分 （如何评价?） 打赏 收藏 评论(0) 举报

资料介绍

针对已有鉴频鉴相器电路鉴相范围小、死区大的缺点,设计了一种应用于锁相环中的鉴频鉴相器。采用0.25μm的互补金属氧化物半导体（CMOS）工艺,利用Tanner EDA软件设计了一款以逻辑门电路实现的D触发器为单元电路的鉴频鉴相器,并利用T-spice进行了仿真。仿真结果表明,该鉴频鉴相器消除了鉴相死区,鉴相范围为（-1.958π,＋1.958π）,最大工作频率为238MHz,可实现鉴频鉴相功能。

A phase-frequency detector is designed for the CMOS phase-locked loop circuit in order to overcome the problem of small range and large dead zone existing in the phase-frequency detector （PFD） circuits. The PFD is composed by D Flip-Flop unit circuit based on logic gates using Tanner EDA and 0.25 μm complementary metal-oxide-semiconductor （CMOS） transistor technology. Simulations are per- formed by T-spice software. The results show that the PFD proposed will eliminate the dead-zone with the phase ranges as （ - 1. 958π, ＋ 1. 958π） and the maximum operating frequency as 238 MHz.

部分文件列表

文件名 大小
CMOS锁相环中鉴频鉴相器的研究.pdf 851K

【关注B站账户领20积分】

相关下载

全部评论(0)

暂无评论
评论赚积分>>

上传资源 上传优质资源有赏金

热门标签

更多>>

最新上传

  • 打赏
  • 30日榜单

热门下载

推荐下载

本站上的所有资源均为源于网上收集或者由用户自行上传，仅供学习和研究使用，无任何商业目的，版权归原作如有侵权，请 来信指出，本站将立即改正。

ICP许可证号：京ICP证070360号     21IC电子网 2000- 版权所有

京ICP备11013301号

京公网安备 11010802024343号