推荐星级：
- 1
- 2
- 3
- 4
- 5
高速数字集成电路ATE测试中的信道损耗补偿
资料介绍
在高速数字集成电路的测试过程中,自动测试机台ATE和测试夹具扮演了非常重要的角色。由ATE脚端界面电路带宽限制和测试夹具损耗所形成的信道损耗对测试结果的准确性有重大影响。在本文中笔者针对两种信道损耗补偿的方法——去嵌和均衡,进行了研究并给出一些应用实例和结果。集成电路测试是整个集成电路生产制造流程中非常重要的一环,对于数据速率高达几十Gbps的高速数字集成电路芯片而言更是如此。在高速数字集成电路的测试流程中,自动测试机台(Automatic Test Equipment,ATE)的使用非常广泛。
部分文件列表
| 文件名 | 大小 |
| 高速数字集成电路ATE测试中的信道损耗补偿.pdf | 2M |
全部评论(0)