推荐星级:
  • 1
  • 2
  • 3
  • 4
  • 5

Altera FPGA和CPLD 设计学习笔记

更新时间:2020-06-30 07:09:46 大小:44K 上传用户:xzxbybd查看TA发布的资源 标签:alterafpgacpld 下载积分:2分 评价赚积分 (如何评价?) 打赏 收藏 评论(0) 举报

资料介绍

Altera FPGA和CPLD 设计学习笔记


1、硬件设计基本原则

(1)、速度与面积平衡和互换原则:一个设计如果时序余量较大,所能跑的频率远高于设计要求,能可以通过模块复用来减少整个设计消耗的芯片面积,这就是用速度优势换面积的节约;反之,如果一个设计的时序要求很高,普通方法达不到设计频率,那么可以通过数据流串并转换,并行复制多个操作模块,对整个设计采用“乒乓操作”和“串并转换”的思想进行处理,在芯片输出模块处再对数据进行“并串转换”。从而实现了用面积复制换取速度的提高。

(2)、硬件原则:理解HDL本质

(3)、系统原则:整体把握

(4)、同步设计原则:设计时序稳定的基本原则

 

2、Verilog作为一种HDL语言,对系统行为的建模方式是分层次的。比较重要的层次有系统级(system)、算法级(Algorithm)、寄存器传输级(RTL)、逻辑级(Logic)、门级(Gate)、电路开关级(Switch)。

 

3、实际工作中,除了描述仿真测试激励(Testbench)时使用for循环语句外,极少在RTL级编码中使用for循环,这是因为for循环会被综合器展开为所有变量情况的执行语句,每个变量独立占用寄存器资源,不能有效的复用硬件逻辑资源,造成巨大的浪费。一般常用case语句代替。


部分文件列表

文件名 大小
Altera_FPGA和CPLD_设计学习笔记.doc 44K

全部评论(0)

暂无评论

上传资源 上传优质资源有赏金

  • 打赏
  • 30日榜单

推荐下载