推荐星级：
- 1
- 2
- 3
- 4
- 5
ΣΔadc中数字抽取滤波器设计
资料介绍
过采样Z-△ADC被广泛地用在膏频、航空航天、雷达、测控系统、地震勘探、水声等领域，它采用-A调制技术来实现模数转换，充分利用现代VLSL的高速、高集成度的优点，同时避免了元器件失配对ADC精度的限制，已成为实现高精度模数转换的主要技术。本设计所研究的模数转换器主要应用在音频领域。
E-AADC由模拟z-A调制器和数字抽取滤波器组成，E-调制器通过噪声整形技术将量化噪声搬移到高频段，而数字抽取滤波器则将带外高频噪声滤除，并将输出频率降低到奈奎斯特采样频率。
ADC的精度和转换速度由E-A调制器决定，而它的面积和功耗则由数字抽取滤波器决定，所以如何采用更合理的数字滤波器结构，使其面积和功耗能有效地降低，具有很大的意义。
本文就是围绕这个问题展开了研究，首先比较了单级抽取和多级抽取滤波器的特点，确定采用多速率抽取结构来减少硬件消耗；其次通过比较各种数字滤波器的特点，如IHR，普通FIR，梳状FIR和半带FIR滤波器，米确定整个系统的结构，包括级数，各级滤波器的类型，各级抽取倍数等等：最后对各单级滤波器的结构加以改进，特别是梳状滤波器，以进一步降低面积和功耗。
基于上述理论研究，本文设计和实现了一个过采样率为64的数字抽取滤波器，该滤波器采用多级结构，由级联积分梳状滤波器，补偿FIR滤波器和半带滤波器组成，各级的抽取倍数分别为16、2、2。同时充分运用置换原则，梳状滤波器采用多级结构，各级级数不同，并采用非递归结构实现，和经典结构相比，大大降低了面积和功耗。将4阶z-A调制器输出的单比特脉冲信号作为测试激励，通过matlab系统仿真，FPGA验证，输出16位数据有效地滤除了噪声，并通过FFT分析，其输出信咪比满足设计要求。
部分文件列表
| 文件名 | 大小 |
| ΣΔadc中数字抽取滤波器设计.pdf | 15M |
全部评论(0)