推荐星级：
- 1
- 2
- 3
- 4
- 5
赛灵思 FPGA设计时序 约束指南
资料介绍
作为赛灵思用户论坛的定期访客，我注意到新用户往往对时序收敛以及如何使用时序约束来达到时序收敛感到困惑。为帮助 FPGA设计新手实现时序收敛，让我们来深入了解时序约束以及如何利用时序约束实现FPGA 设计的最优结果。
何为时序约束？
为保证设计的成功，设计人员必须确保设计能在特定时限内完成指定任务。要实现这个目的，我们可将时序约束应用于连线中——从某 FPGA 元件到 FPGA 内部或 FPGA 所在 PCB 上后续元件输入的一条或多条路径。
部分文件列表
| 文件名 | 大小 |
| 8920-19316-e10-14.pdf | 848K |
全部评论(0)