积分商城

最新搜索： KMI18/2速度传感器 RK35 E-studio Pro ip178g lpc1788 TI Code Composer Studio（ CCS）
您现在的位置是：首页 > 技术资料 > 电路常识性概念(8)-MOS管
推荐星级：
  • 1
  • 2
  • 3
  • 4
  • 5

电路常识性概念(8)-MOS管

更新时间：2018-08-22 08:19:50 大小：66K 上传用户：潜力变实力查看TA发布的资源 标签：电路mos管 下载积分：0分 评价赚积分 （如何评价?） 打赏 收藏 评论(2) 举报

资料介绍

以N型管为例，2端为控制端，称为“栅极”；3端通常接地，称为“源极”；源极电压记作Vss，1端接正电压，称为“漏极”，漏极电压记作VDD。要使1端与3端导通，栅极2上要加高电平。
       对P型管，栅极、源极、漏极分别为5端、4端、6端。要使4端与6端导通，栅极5要加低电平。
       在CMOS工艺制成的逻辑器件或单片机中，N型管与P型管往往是成对出现的。同时出现的这两个CMOS管，任何时候，只要一只导通，另一只则不导通（即“截止”或“关断”），所以称为“互补型CMOS管”。

2、CMOS逻辑电平

高速CMOS电路的电源电压VDD通常为+5V；Vss接地，是0V。

高电平视为逻辑“1”，电平值的范围为：VDD的65%～VDD（或者VDD-1.5V～VDD）

低电平视作逻辑“0”，要求不超过VDD的35%或0～1.5V。

+1.5V～+3.5V应看作不确定电平。在硬件设计中要避免出现不确定电平。

近年来，随着亚微米技术的发展，单片机的电源呈下降趋势。低电源电压有助于降低功耗。VDD为3.3V的CMOS器件已大量使用。在便携式应用中，VDD为2.7V，甚至1.8V的单片机也已经出现。将来电源电压还会继续下降，降到0.9V，但低于VDD的35%的电平视为逻辑“0”，高于VDD的65%的电平视为逻辑“1”的规律仍然是适用的。


部分文件列表

文件名文件大小修改时间
电路常识性概念(8)-MOS管及简单CMOS逻辑门电路原理图.docx89KB2012-03-14 08:37:26

【关注B站账户领20积分】

相关下载

全部评论(2)

  • 2018-08-30 17:38:48qaz12345678

    不错，谢谢分享

  • 2018-08-29 18:27:21584410849

    不错，谢谢分享

评论赚积分>>

上传资源 上传优质资源有赏金

热门标签

更多>>

最新上传

  • 打赏
  • 30日榜单

热门下载

推荐下载

本站上的所有资源均为源于网上收集或者由用户自行上传，仅供学习和研究使用，无任何商业目的，版权归原作如有侵权，请 来信指出，本站将立即改正。

ICP许可证号：京ICP证070360号     21IC电子网 2000- 版权所有

京ICP备11013301号

京公网安备 11010802024343号