积分商城

最新搜索： python 上位机 pcap02 原理图 quickpcb sprint-layout 6.0 SDCC
您现在的位置是：首页 > 源码 > 使用verilog语言实现FPGA下的SPI的主机模式，波特率为晶振时钟的五分之一，发送稳定
推荐星级：
  • 1
  • 2
  • 3
  • 4
  • 5

使用verilog语言实现FPGA下的SPI的主机模式，波特率为晶振时钟的五分之一，发送稳定

更新时间：2017-03-29 21:48:48 大小：109K 上传用户：wu05023查看TA发布的资源 标签：verilog语言fpgaspi主机模式 下载积分：0分 评价赚积分 （如何评价?） 打赏 收藏 评论(2) 举报

资料介绍

使用verilog语言实现FPGA下的SPI的主机模式，波特率为晶振时钟的五分之一，发送稳定

部分文件列表

文件名文件大小修改时间
spi_master/db/logic_util_heursitic.dat1KB2017-03-16 17:37:12
spi_master/db/prev_cmp_spi_master.qmsg7KB2017-03-16 17:38:16
spi_master/db/spi_master.(0).cnf.cdb2KB2017-03-16 17:37:12
spi_master/db/spi_master.(0).cnf.hdb1KB2017-03-16 17:37:12
spi_master/db/spi_master.cbx.xml1KB2017-03-16 17:37:14
spi_master/db/spi_master.cmp.rdb6KB2017-03-16 17:37:14
spi_master/db/spi_master.cmp_merge.kpt1KB2017-03-16 17:37:14
spi_master/db/spi_master.db_info1KB2017-03-16 19:52:40
spi_master/db/spi_master.hier_info1KB2017-03-16 17:37:12
spi_master/db/spi_master.hif1KB2017-03-16 17:37:14
spi_master/db/spi_master.ipinfo1KB2017-03-16 20:11:42
...

【关注B站账户领20积分】

相关下载

全部评论(2)

  • 2018-07-06 16:05:10张春雨

    有一定的参考意义

  • 2017-04-26 10:02:06xdlg008

    非常感谢！

评论赚积分>>

上传资源 上传优质资源有赏金

热门标签

更多>>

最新上传

  • 打赏
  • 30日榜单

热门下载

资料专题

推荐下载

本站上的所有资源均为源于网上收集或者由用户自行上传，仅供学习和研究使用，无任何商业目的，版权归原作如有侵权，请 来信指出，本站将立即改正。

ICP许可证号：京ICP证070360号     21IC电子网 2000- 版权所有

京ICP备11013301号

京公网安备 11010802024343号