积分商城

最新搜索： 仿真资料 三木普利 AD18 三兄弟 可制造性设计检查表 ADS805
您现在的位置是：首页 > 教程 > 应用于 UWB 系统的低硬件开销 128 点 FFT 处理器设计
推荐星级：
  • 1
  • 2
  • 3
  • 4
  • 5

应用于 UWB 系统的低硬件开销 128 点 FFT 处理器设计

更新时间：2019-06-12 09:27:34 大小：1M 上传用户：z00查看TA发布的资源 标签：uwb系统fft处理器 下载积分：2分 评价赚积分 （如何评价?） 打赏 收藏 评论(0) 举报

资料介绍

快速傅里叶变换（Fast Fourier transform，FFT）处理器是数字信号处理领域的核心单元。本文针对超宽带（Ultra wideband，UWB）系统提出了一种低硬件开销的 128 点 FFT 处理器设计方案。此方案在算法上采用了混合基 -24 - 23 算法，硬件实现上采用了单路延迟负反馈（Single delay feedback，SDF）流水线架构，在处理复数乘法运算上，提出一种新型串接正则有符号数（Canonical signed digit，CSD）常数乘法器替代常用布斯乘法器对旋转因子 W i128 的复数乘法运算进行实现，大幅降低了 FFT 处理器消耗的硬件资源。本文设计基于 QUARTUS PRIME 平台进行开发，并搭配 Cyclone 10 LP 系列器件，编译报告显示本文方案对比于其他已存在的方案，具有最低的硬件开销和功耗。


部分文件列表

文件名 大小
1560302239create_pdf.pdf 1M

【关注B站账户领20积分】

相关下载

全部评论(0)

暂无评论
评论赚积分>>

上传资源 上传优质资源有赏金

热门标签

更多>>

最新上传

  • 打赏
  • 30日榜单

热门下载

资料专题

推荐下载

本站上的所有资源均为源于网上收集或者由用户自行上传，仅供学习和研究使用，无任何商业目的，版权归原作如有侵权，请 来信指出，本站将立即改正。

ICP许可证号：京ICP证070360号     21IC电子网 2000- 版权所有

京ICP备11013301号

京公网安备 11010802024343号