积分商城

最新搜索： HDMI2.1 环形队列 hs6620 ZXDN10 半桥 电磁炉 定位
您现在的位置是：首页 > 应用设计 > 10bits，200MHz分段电流舵DAC的设计
推荐星级：
  • 1
  • 2
  • 3
  • 4
  • 5

10bits，200MHz分段电流舵DAC的设计

更新时间：2019-10-05 10:31:08 大小：14M 上传用户：sun2152查看TA发布的资源 标签：电流dac 下载积分：1分 评价赚积分 （如何评价?） 打赏 收藏 评论(0) 举报

资料介绍

传统DAC的转换按其缩放方式进行分类，主要有：电流按比例缩放、电压按比例缩放和电荷技比例缩放，通过比较可知，电流按比例缩放转换速度快且占用芯片面积小。而电流舵结构是电流按比例缩放方式的一种改进结构，这种结构的分段转换方式因综合了线性度好和面积小的特点而被广泛应用于高速转换电路中。通过仿真，比较分析了“5+5”和“8+2”两种分段方式的特性，“5+5”结构的DNL为士2LSB，而“8+2”结构的DNL为士0.2LSB。本DAC应用在视频处理上，士2LSB的DNL可以满足需要。而且版图上“5+5”布线简单，占用面积小，“8+2”布线复杂，占用面积大。综合考虑，本文尝试采用了“5+5”的分段方式。

本文设计的DAC主要由基准电压电路、电压-电流转换电路、电流源阵列、开关阵列、锁存器阵列和译码电路6部分组成。其中，基准电压电路，电流源阵列、开关阵列和译码电路是整个设计的重点和难点，它们设计的好坏直接影响着DAC电路特性的优劣。本文着重、详尽地分析了这几个电路的设计要点和误差产生的因素，并通过合理的电路设计和优化的版图布局，极大的减小了各种误差的影响，使DAC在整体性能与芯片面积的折中上达到了最佳。除此之外，本设计的特色在于，整个设计流程中多种仿真工具的综合应用，以及高精度DNL&NL仿真结果的巧妙获得方式。

本设计基于CSMCHU的0.18um全CMOS工艺，利用 CADENCE，HSPICE，Verilog，VerilogA，Matlab，nanosime等EDA软件进行仿真，顺利通过前仿真和后仿真，仿真结果与DAC900大体相当。设计的DAC分辨率达到了10Bit，转换速度达到200MHz，芯片总功耗为92mW，面积为0.577mm2。


部分文件列表

文件名 大小
10bits，200MHz分段电流舵DAC的设计.pdf 14M

【关注视频号领20积分】   【关注公众号立即送20积分】

部分页面预览

（完整内容请下载后查看）

相关下载

全部评论(0)

暂无评论
评论赚积分>>

上传资源 上传优质资源有赏金

热门标签

更多>>

最新上传

  • 打赏
  • 30日榜单

热门下载

推荐下载

本站上的所有资源均为源于网上收集或者由用户自行上传，仅供学习和研究使用，无任何商业目的，版权归原作如有侵权，请 来信指出，本站将立即改正。

ICP许可证号：京ICP证070360号     21IC电子网 2000- 版权所有

京ICP备11013301号

京公网安备 11010802024343号