积分商城

最新搜索： python 上位机 pcap02 原理图 quickpcb sprint-layout 6.0 2524TC
您现在的位置是：首页 > 技术资料 > XC6SLX9的全数字锁相环片上系统设计
推荐星级：
  • 1
  • 2
  • 3
  • 4
  • 5

XC6SLX9的全数字锁相环片上系统设计

更新时间：2020-11-22 04:12:51 大小：2M 上传用户：gsy幸运查看TA发布的资源 标签：xc6slx9数字锁相环片上系统 下载积分：2分 评价赚积分 （如何评价?） 打赏 收藏 评论(0) 举报

资料介绍

介绍了一种基于FPGA的全数字锁相环片上系统的设计原理与实现方法,并给出了详细测试结果。该系统基于FPGA芯片XC6SLX9,使用Verilog语言完成系统程序设计,将整个锁相环系统集成到FPGA芯片中,实现了全数字锁相环片上系统,该系统采用自上而下的层次化设计。测试结果表明,该锁相环设计方法可行,具有良好的性能。

In the paper,the design principle and implementation method of all-digital phase-locked loop system on chip based on FPGA are introduced,and the detailed test results are given.The system is based on XC6SLX9.Verilog language is used to complete the program design.The whole system is integrated into the FPGA chip,and the all-digital phase-locked loop on-chip system is realized.The system adopts the top-down hierarchical design.The test results show the feasibility of the PLL design method,and also verify the good performance.

部分文件列表

文件名 大小
XC6SLX9的全数字锁相环片上系统设计.pdf 2M

【关注B站账户领20积分】

相关下载

全部评论(0)

暂无评论
评论赚积分>>

上传资源 上传优质资源有赏金

热门标签

更多>>

最新上传

  • 打赏
  • 30日榜单

热门下载

资料专题

推荐下载

本站上的所有资源均为源于网上收集或者由用户自行上传，仅供学习和研究使用，无任何商业目的，版权归原作如有侵权，请 来信指出，本站将立即改正。

ICP许可证号：京ICP证070360号     21IC电子网 2000- 版权所有

京ICP备11013301号

京公网安备 11010802024343号