积分商城

最新搜索： PL2303 altium Designer 20 电路设计与仿真从入门到精通 常用LOGO标识 microBUCK 入门教程 canopen
您现在的位置是：首页 > 源码 > 利用Verilog HDL语言设计了出租车计费器使其具有时间 显示的实验
推荐星级：
  • 1
  • 2
  • 3
  • 4
  • 5

利用Verilog HDL语言设计了出租车计费器使其具有时间 显示的实验

更新时间：2020-08-19 22:05:13 大小：273K 上传用户：光源氏查看TA发布的资源 标签：Verilog HDL出租车计费器 下载积分：0分 评价赚积分 （如何评价?） 打赏 收藏 评论(3) 举报

资料介绍

利用Verilog HDL语言设计了出租车计费器，使其具有时间 显示、计费以及模拟出租车启动、停止、复位等功能

部分文件列表

文件名文件大小修改时间
EDA出租车计费系统/db/test.(0).cnf.cdb12KB2011-08-24 15:14:54
EDA出租车计费系统/db/test.(0).cnf.hdb2KB2011-08-24 15:14:54
EDA出租车计费系统/db/test.asm.qmsg2KB2011-08-24 15:51:10
EDA出租车计费系统/db/test.cbx.xml1KB2011-08-24 15:51:04
EDA出租车计费系统/db/test.cmp.cdb34KB2011-08-24 15:51:10
EDA出租车计费系统/db/test.cmp.hdb8KB2011-08-24 15:51:10
EDA出租车计费系统/db/test.cmp.kpt1KB2011-08-24 15:51:08
EDA出租车计费系统/db/test.cmp.logdb1KB2011-08-24 15:51:08
EDA出租车计费系统/db/test.cmp.rdb21KB2011-08-24 15:51:10
EDA出租车计费系统/db/test.cmp.tdb25KB2011-08-24 15:51:10
EDA出租车计费系统/db/test.cmp0.ddb39KB2011-08-24 15:51:10
...

【关注视频号领20积分】   【关注公众号立即送20积分】

相关下载

全部评论(3)

评论赚积分>>

上传资源 上传优质资源有赏金

热门标签

更多>>

最新上传

  • 打赏
  • 30日榜单

热门下载

推荐下载

本站上的所有资源均为源于网上收集或者由用户自行上传，仅供学习和研究使用，无任何商业目的，版权归原作如有侵权，请 来信指出，本站将立即改正。

ICP许可证号：京ICP证070360号     21IC电子网 2000- 版权所有

京ICP备11013301号

京公网安备 11010802024343号