您现在的位置是:首页 > 笔记 > SV设计读书笔记
推荐星级:
  • 1
  • 2
  • 3
  • 4
  • 5

SV设计读书笔记

更新时间:2019-10-24 22:40:14 大小:161K 上传用户:xuzhen1查看TA发布的资源 标签:sv设计 下载积分:1分 评价赚积分 (如何评价?) 打赏 收藏 评论(0) 举报

资料介绍

第二章SystemVerilog声明的位置

内容主要包括以下四个方面:

1.包定义及引用包的内容

it 编辑单元声明

3.未命名块的声明

4.增强时间单元的定义

新增数据类型集锦:

c——代表1-bit4-state变量,类似于Verilog中的reg类型,可用来定义任意长度的变量。

m——代表可计数的net或变量(veriable),类似于C语言中的枚举类型,但是附加了用于硬件模型的语法和语义。

edef——用户自定义类型。

uct——结构体类型。

2.1包

2.1.1包定义

SystemVeritog 比 Veriog 增添了包定义,关键字为package和endpackage可综合的包中可以包括:

ameter和localparam常量定义

st 变量定义

edef用户自定义类型

4.全自动化task和function定义

5.从其他包中引入状态

6.操作符重载定义

其中在包中,parameter 参数是不能进行重定义的。Parameter和localparam可综合。

如例2-1所示,为包定义。


部分文件列表

文件名 大小
SV设计读书笔记.pdf 161K

【关注B站账户领20积分】

全部评论(0)

暂无评论

上传资源 上传优质资源有赏金

  • 打赏
  • 30日榜单
  • sd-hyc 打赏1.00元   3天前

    资料:神州易刻2024最新版

  • 柏涵 打赏1.00元   3天前

    资料:XDS100_v1_1_RTM

  • 21ic下载 打赏310.00元   3天前

    用户:jh0355

  • 21ic下载 打赏310.00元   3天前

    用户:w178191520

  • 21ic下载 打赏210.00元   3天前

    用户:gsy幸运

  • 21ic下载 打赏210.00元   3天前

    用户:zhengdai

  • 21ic下载 打赏210.00元   3天前

    用户:jh03551

  • 21ic下载 打赏110.00元   3天前

    用户:liqiang9090

  • 21ic下载 打赏60.00元   3天前

    用户:sun2152

  • 21ic下载 打赏60.00元   3天前

    用户:xuzhen1

  • 21ic下载 打赏80.00元   3天前

    用户:xzxbybd

  • 21ic下载 打赏25.00元   3天前

    用户:WK520077778

  • 21ic下载 打赏20.00元   3天前

    用户:w1966891335

  • 21ic下载 打赏20.00元   3天前

    用户:铁蛋锅

  • 21ic下载 打赏20.00元   3天前

    用户:玉落彼岸

  • 21ic下载 打赏15.00元   3天前

    用户:kk1957135547

  • 21ic下载 打赏10.00元   3天前

    用户:zpf22332

  • 21ic下载 打赏5.00元   3天前

    用户:pangpidan

  • 21ic下载 打赏5.00元   3天前

    用户:hpxny

  • 21ic下载 打赏5.00元   3天前

    用户:pandq2009

  • 21ic下载 打赏5.00元   3天前

    用户:tomp

推荐下载