推荐星级:
  • 1
  • 2
  • 3
  • 4
  • 5

SRAM存内计算宏单元设计从6T到8T位元结构.docx

更新时间:2026-08-20 08:09:20 大小:37K 上传用户:江岚查看TA发布的资源 标签:SRAM存内计算宏单元设计T位元读出电路 下载积分:2分 评价赚积分 (如何评价?) 打赏 收藏 评论(0) 举报

资料介绍

SRAM存内计算宏单元设计:从6T到8T位元结构

1 引言

SRAM存内计算(SRAM-CiM)是当前产业化程度最高的存算一体技术路线,利用SRAM单元在读取时通过位线电流叠加实现加权求和。SRAM-CiM宏单元(Macro)是存算一体芯片的核心计算单元,其位元结构、读出电路和计算精度直接影响芯片性能。本章系统分析SRAM-CiM宏单元的设计原理、位元结构演进和读出电路优化。

2 基本工作原理

2.1 模拟计算

SRAM-CiM通过同时激活多行字线,位线上的电流叠加表示乘法累加结果。每个SRAM单元存储1比特权重,输入数据通过字线激活控制,输出电流通过ADC转换为数字结果。

2.2 位串行与位并行

位串行方案逐位计算,节省硬件但速度慢。位并行方案同时计算所有位,速度更快但硬件开销更大。

3 位元结构演进

3.1 标准6T SRAM

标准6T SRAM位元在正常读取时只能单行激活,无法直接用于CiM。需要修改外围电路支持多行同时激活。

3.2 8T/10T SRAM

8T SRAM增加独立的读端口,支持多行同时读取。10T SRAM进一步优化读稳定性和计算精度。

4 读出电路

4.1 ADC

ADC将模拟电流转换为数字结果,是SRAM-CiM的精度和功耗瓶颈。逐次逼近型ADC(SAR ADC)在速度和功耗之间取得平衡。

4.2 无ADC方案

通过时间数字转换(TDC)或电容耦合方案替代ADC,可降低功耗和面积。西安电子科技大学提出的TCL(翻转计数线)电路采用无损位列压缩,将64个部分积压缩为15路信号。


部分文件列表

文件名 大小
SRAM存内计算宏单元设计从6T到8T位元结构.docx 37K

全部评论(0)

暂无评论

上传资源 上传优质资源有赏金

  • 打赏
  • 30日榜单
  • 21下载积分 打赏60.00元   3天前

    用户:gsy幸运

  • 21下载积分 打赏70.00元   3天前

    用户:铁蛋锅

  • 21下载积分 打赏65.00元   3天前

    用户:xzxbybd

  • 21下载积分 打赏60.00元   3天前

    用户:jh0355

  • 21下载积分 打赏60.00元   3天前

    用户:w178191520

  • 21下载积分 打赏20.00元   3天前

    用户:jh03551

  • 21下载积分 打赏20.00元   3天前

    用户:sun2152

  • 21下载积分 打赏20.00元   3天前

    用户:kk1957135547

  • 21下载积分 打赏25.00元   3天前

    用户:w1966891335

  • 21下载积分 打赏20.00元   3天前

    用户:xuzhen1

  • 21下载积分 打赏15.00元   3天前

    用户:x15580286248

  • 21下载积分 打赏25.00元   3天前

    用户:pcb

  • 21下载积分 打赏20.00元   3天前

    用户:bhacker

  • 21下载积分 打赏15.00元   3天前

    用户:liqiang9090

  • 21下载积分 打赏25.00元   3天前

    用户:有理想666

  • 21下载积分 打赏15.00元   3天前

    用户:godbox

  • 21下载积分 打赏15.00元   3天前

    用户:aetek

  • 21下载积分 打赏5.00元   3天前

    用户:mulanhk

  • 21下载积分 打赏5.00元   3天前

    用户:JuneLin61

推荐下载