推荐星级:
  • 1
  • 2
  • 3
  • 4
  • 5

存储芯片的时序分析与Signoff签核技术.docx

资料介绍

存储芯片的时序分析与Signoff签核技术

1 引言

时序分析是存储芯片设计签核(Signoff)的核心环节,确保芯片在目标频率下能够正确运行。在DRAMNAND闪存中,时序分析需要覆盖存储阵列的位线放电时间、感测放大器的建立时间、字线驱动的RC延迟和I/O接口的时序裕量。本章系统分析存储芯片的时序分析方法、关键技术指标和签核流程。

2 时序路径

2.1 存储阵列时序

存储阵列的时序路径包括:

1. 字线选通:行解码器输出到字线的时间

2. 位线放电:存储单元放电到位线的时间

3. 感测放大器:位线电压差放大到全摆幅的时间

4. 数据输出:感测放大器输出到数据总线的时间

2.2 I/O接口时序

I/O接口的时序包括:

1. 输出时序:时钟到数据输出(Tco)的时间

2. 输入时序:数据输入到时钟的建立/保持时间

3. 时序裕量:数据有效窗口的裕量

3 时序模型

3.1 Liberty模型

存储芯片的时序模型使用Liberty格式(.lib),包含延迟、功耗和时序约束等信息。存储编译器自动生成Liberty模型。


部分文件列表

文件名 大小
存储芯片的时序分析与Signoff签核技术.docx 37K

全部评论(0)

暂无评论

上传资源 上传优质资源有赏金

  • 打赏
  • 30日榜单

推荐下载