推荐星级:
  • 1
  • 2
  • 3
  • 4
  • 5

FPGA设计SDRAM设计资料VERILOG源码 SDRAM控制器文档资料

更新时间:2020-12-05 07:40:48 大小:23M 上传用户:xzxbybd查看TA发布的资源 标签:fpgasdramverilog控制器 下载积分:6分 评价赚积分 (如何评价?) 打赏 收藏 评论(0) 举报

资料介绍

FPGA设计SDRAM设计资料VERILOG源码 SDRAM控制器文档资料


在 基 于 FPGA 的 系 统 中 ,因 FPGA 本 身 内 部 的 RAM 空 间有 限 ,常需 要 与外 部 较大 容 量 的高 速 存储 器 配合使用。而在各种随机存储器件中,SDRAM 的价格 低廉 、密度 高 、数 据读 写速度 快 的优点 ,是 比较理想 的选 择 。但 由于 SDRAM 的控 制 逻 辑 比较 复 杂 、时 序 要 求 高等特点 ,使用很不方便 ,这就要求设计一种简单易操 作 的软核 ,以方 便 开发 者 对 SDRAM 操 作控 制 。为此 , 本文 提 出一种 基 于 FPGA 的 SDRAM 控制 器 的 软核设 计方法 ,实现全页突发式读写 ,从而使对 SDRAM 的快 速 存取操 作变 得非 常方便 。 1 SDRAM 简 介 1.1 SDRAM 的特 点 SDRAM 器件 的管 脚 分 为 控 制 信 号 、地 址 和 数 据 3类 。一 般情 况下 SDRAM 中包 含 2~4个 BANK,每 个 BANK 的存储 单元 是按 行 和列 寻址 的。SDRAM 相 对于其 他存储 器件 有 以下几个 工作 特性 : (1)需 要 配 置 SDRAM 的 模 式 寄 存 器 以决 定 着 SDRAM 的 工作模 式 ,该 工 作模 式 规定 了突 发 长 度 、突 发 传输 方式 、CAS延 迟时 间 、运行 模式 等 ; 收 稿 日期 :2007—12~25 18 (2)SDRAM 地址 线复 用 ,由行 地 址 和列 地址 共 同 组 成一 个完 整 的访 问地 址 ; (3)需 要 有定 时的刷 新周 期 以避 免数 据丢失 ; (4)对 SDRAM 的具 体 控 制命 令 由一 些专 用 控 制 引脚 完成 。CS,RAS,CAS和 WR 在 时 钟 上 升 沿 时 的 状态 决定 具体操 作动 作 。

image.pngimage.pngimage.png

部分文件列表

文件名文件大小修改时间
SDRAM资料集/FPGA读写SDRAM的实例.rar19461KB2011-06-20 17:17:34
SDRAM资料集/SDRAM Controller Core n2cpu_nii51005.pdf253KB2011-06-20 17:17:08
SDRAM资料集/sdram_datasheet.pdf1457KB2011-06-20 17:18:34
SDRAM资料集/SDRAM控制器.rar12KB2011-06-20 17:16:32
SDRAM资料集/SDRAM的原理和时序.pdf1361KB2011-06-20 17:16:46
SDRAM资料集/一种简易SDRAM控制器的设计方法.pdf178KB2011-06-20 17:16:50
SDRAM资料集/动态随即存储器HY57V641620.pdf464KB2011-06-20 17:16:42
SDRAM资料集/基于FPGA的SDRAM控制器的设计和实现.pdf719KB2011-06-20 17:16:52
SDRAM资料集1KB2013-03-19 23:01:24

全部评论(0)

暂无评论

上传资源 上传优质资源有赏金

  • 打赏
  • 30日榜单

推荐下载