推荐星级:
  • 1
  • 2
  • 3
  • 4
  • 5

基于Proteus的数字时钟设计与仿真

更新时间:2019-08-24 08:16:45 大小:253K 上传用户:杨义查看TA发布的资源 标签:proteus 下载积分:1分 评价赚积分 (如何评价?) 打赏 收藏 评论(0) 举报

资料介绍

文档为基于Proteus的数字时钟设计与仿真讲解文档,是一份不错的参考资料,感兴趣的可以下载看看,,,,,,,,,,,,,,

部分文件列表

文件名 大小
基于Proteus的数字时钟设计与仿真.pdf 253K

【关注B站账户领20积分】

部分页面预览

(完整内容请下载后查看)
年第 期  
1ꢀ  
福 建 电 脑  
2009  
135  
基于 的数字时钟设计与仿真  
Proteus  
王 锋  
苏州市职业大学 机电工程系 江苏 苏州  
2ꢁ5ꢁꢀ4  
摘 要  
介绍一种基于  
设计的数字时钟 并对该电路进行了仿真 给出仿真结果  
仿真软件作为一款  
】:  
Proteus  
Proteus  
软件可以很好应用于电子电路的开发设计 降低设计成本 缩短开发周期 提高效率  
EDA  
关键词  
数字时钟  
仿真  
】:  
Proteus  
引言  
秒脉冲发生器  
2.ꢁ.ꢁ  
伴随计算机技术的迅猛发展 虚拟仿真技术越来越多地应  
秒脉冲信号在设计中直接用了  
软件提供的  
Proteus  
ꢁHz  
用到电路设计中 通过建立电路模型 先在计算机上进行仿真  
钟信号 若需单独设计 可采用  
定时电路  
555  
然后将仿真结果应用到实际电路中 既降低了设计成本 又缩短  
秒 分 时计数器  
2.ꢁ.2  
了整个设计的周期 提高了效率  
软件是由英国  
秒和分计数器都采用模  
的计数器 设计中  
M=6ꢀ ꢀꢁꢁꢀꢀꢀꢀꢀ  
Proteus  
Lab-  
公司开发的运行于  
操作系统上的电子设计与仿 选择  
双十进制异步计数器 作为计数器  
由两  
Center  
Windows  
74LS39ꢀ  
74LS39ꢀ  
真开发平台 是一个功能十分强大的仿真软件 也是目前比较流 个十进制计数器构成 最大计数长度为  
在此基础上 借助  
ꢁꢀꢀ  
[4]  
的异步清零功能 利用反馈复位法 构成  
行的  
软件之一 本文通过  
软件设计了由纯数字电  
进制计  
EDA  
Proteus  
74LS39ꢀ  
6×ꢁꢀ  
路构成的数字时钟 并对该电路进行了仿真  
数器 如图  
所示 也就是低位构成为十进制计数器 高位由  
ꢁ )  
2 a  
软件简介  
输出端  
通过与门同时接高位和低位的清零端构成六  
ꢁ Proteus  
QBꢁ QB2  
软件由  
两个软件构成 其中  
是一 进制计数器 同时 清零信号经或非门产生一个下降沿作分 小  
Proteus  
ISIS  
ARES  
ISIS  
款便捷的电子系统仿真平台软件  
是高级的布线编辑软 时的进位信号  
ARES  
件 通过  
软件的  
虚拟仿真技术 用户可以对  
),  
VSM  
Proteus ISIS  
模拟电路 数字电路 以及基于微控制器的系统连同所有外围接  
口电子元件一起仿真  
软件的模拟仿真直接兼容  
模型 采用了扩充  
Proteus  
SPICE  
电路仿真模型 能够记录基于图表的频率特性 直  
SPICE3F5  
流的传输特性 参数的扫描 噪声分析 傅里叶分析等  
软件的数字仿真支持  
文件的物理器件仿真  
Proteus  
JDEC  
有全系列的  
数字电路仿真模型 同时一致性分析  
TTL  
CMOS  
[1]  
易于系统的自动测试  
软件可提供的模拟 数字 交 直 流等元器件达  
Proteus  
(
)
(
3ꢀ  
多个元件库 共计数千种 如各类运算放大器 计数器 寄存器  
小时计数器为由  
构成的二十四进制计数器 如图  
74LS39ꢀ  
多位数码管 多种  
转换器等 都可直接调用 此外  
D/A  
A/D  
[4]  
所示 使用整体反馈清零法 在第  
个计数脉冲作用后  
ꢁ )  
2 b  
24  
对于元件库中没有的器件 使用者也可依照需要自己创建 在  
计数器输出为  
数器返回到  
状态 即  
同时为 迫使计  
ꢀꢀꢁꢀꢀꢁꢀꢀ  
QA2  
QBꢁ  
仪器仪表方面  
除了提供常见的交 直流电压 电流 表  
Proteus  
(
状态 这样就构成了二十四进制计数器  
ꢀꢀꢀꢀꢀꢀꢀꢀ  
示波器外 还有逻辑分析仪 计数器  
调试器  
调试器 信  
SPI  
IIC  
当计数到  
23 59  
秒时 秒的个位计数器再输入一个  
59  
号发生器 点阵图形发生器等特殊的仪器 这些虚拟仪器仪表具  
[2]  
秒脉冲时 电路的异步置零将计数器全部清零 使数字时钟自动  
有理想的参数指标 例如极高的输入阻抗 极低的输出阻抗  
数字时钟的仿真设计  
硬件电路设计  
显示为  
时 分  
ꢀꢀ ꢀꢀ ꢀꢀ  
2
校时电路  
2.ꢁ.3  
2.ꢁ  
当数字时钟接通电源或计时出现误差时 需要校正时间 校  
整个数字时钟主电路框图如图 所示 秒计数器计满  
60  
时电路如图 所示 校时过程中 在小时校正时不影响分和秒的  
3
后向分计数器进位 分计数器计满  
分后向小时计数器进位  
60  
计数 在分校正时不影响秒和小时的计数 设计中采用开关控  
小时计数器按照  
小时规律计数 计到  
点时复位为零点 计  
24  
24  
制 使计数器对  
的校时脉冲计数  
ꢁHz  
数器的输出经译码器送显示器 计时出现误差时可以用校时电  
[3]  
路进行校时 校分和校秒  
译码与显示电路  
2.ꢁ.4  
计数器产生的输出信号需要经译码后通过数码管进行显  

全部评论(0)

暂无评论

上传资源 上传优质资源有赏金

  • 打赏
  • 30日榜单

推荐下载