积分商城

最新搜索： 神经网络 STM32F103 rfe150 Sm470 7zip SPWM
您现在的位置是：首页 > 应用设计 > 高速低功耗数字校正PipelineADC的研究设计
推荐星级：
  • 1
  • 2
  • 3
  • 4
  • 5

高速低功耗数字校正PipelineADC的研究设计

更新时间：2019-10-13 08:43:16 大小：7M 上传用户：sun2152查看TA发布的资源 标签：ADC 下载积分：1分 评价赚积分 （如何评价?） 打赏 收藏 评论(0) 举报

资料介绍

ADC（Analog to Digital Converter）的种类多种多样，它们的架构限制了速度、精度以及功耗等各方面的性能，因此，不同的ADC在不同应用场合有着特定的优势和市场。PipelineADC由于其速度快，精度较高，功耗相对较小，所以广泛应用于视频应用领域。随着高清数字电视的普及，ADC的要求由原来的8-10bits提高到12-14bits，速度由几十MHz提高到几百MHz。ADC的速度得益于工艺尺寸的缩减，但是精度却受到了限制。在CMOS工艺中，尺寸下降导致晶体管的本征增益的衰减，深亚微米工艺中，元件的匹配系数不是很高，OP AMP（Operational Amplifier）会产生大的offset（失调电压），电容可能会有大的mismatch，这些都将PipelineADC的精度限制在10bits左右，想要得到更高精度，必须针对这些误差设计模拟或者是数字的补偿电路。

最近几年，数字纠正算法成了提升Pipeline ADC的一个有效方法，这得益于尺寸的缩减，集成度的提升，使得其相对于模拟域里的矫正方法有着更小的功耗和面积。本文详细推导了导致PipelineADC性能下降的非理想因素，提出一种基于快速简单的校正方法，用simulink仿真验证可以看出性能得到有效地提升。


部分文件列表

文件名 大小
高速低功耗数字校正PipelineADC的研究设计.pdf 7M

【关注B站账户领20积分】

部分页面预览

（完整内容请下载后查看）

相关下载

全部评论(0)

暂无评论
评论赚积分>>

上传资源 上传优质资源有赏金

热门标签

更多>>

最新上传

  • 打赏
  • 30日榜单

热门下载

推荐下载

本站上的所有资源均为源于网上收集或者由用户自行上传，仅供学习和研究使用，无任何商业目的，版权归原作如有侵权，请 来信指出，本站将立即改正。

ICP许可证号：京ICP证070360号     21IC电子网 2000- 版权所有

京ICP备11013301号

京公网安备 11010802024343号