推荐星级:
  • 1
  • 2
  • 3
  • 4
  • 5

印制板PI、去耦电容、IR压降、EMC设计规则检查

更新时间:2019-08-02 13:10:06 大小:687K 上传用户:sun2152查看TA发布的资源 标签:去耦电容emc 下载积分:1分 评价赚积分 (如何评价?) 收藏 评论(0) 举报

资料介绍

在高速数字电路设计中,由于目前芯片的工作电压不断降低,而性能又在不断提高,使得芯片的工作电流也不断地增加,这势必在整块印制板的供电回路(Power Delivery Network=PDN)中产生不可忽略的瞬态压降,导致高速芯片工作异常,通常称为IR-drop,即电流×电阻=压降;另外,PDN在高频段的阻抗也是同步开关噪声(Simultaneous Switch Noise=SSN)

的主要渠道,这就是电源完整性(Power Integrity=PI)所要讨论的课题。通过合理地填加去耦电容,可以使PDN回路阻抗有所下降,减少SSN。印制板是电磁辐射的最基本的单元,其EMC性能的优劣直接影响分系统乃至系统EMC的性能,所以在印制板Layout阶段就对其EMC设计规则的检查是非常必要的。本算例使用CST印制板工作室对印制板的电源完整性(PI)、去耦电容的布局优化、R压降以及SI和EMC设计规则检查等仿真。

PCB导入接口:


部分文件列表

文件名 大小
印制板PI、去耦电容、IR压降、EMC设计规则检查.pdf 687K

部分页面预览

(完整内容请下载后查看)
CST China  
算例 01:印制板 PI、去耦电容、IR 压降、  
SI EMC 设计规则检查  
在高速数字电路设计中于目前芯片的工作电压不断降低性能又在不断提高使得芯片的工作电流也不断地增加,  
这势必在整块印制板的供电回Power Delivery Network = PDN产生不可忽略的瞬态压降致高速芯片工作异常通  
常称为 IR-drop,即电流×电阻=压降;另外,PDN 在高频段的阻抗也是同步开关噪声(Simultaneous Switch Noise = SSN)  
的主要渠道,这就是电源完整性(Power Integrity = PI)所要讨论的课题。通过合理地填加去耦电容,可以使 PDN 回路阻抗  
有所下降,减少 SSN。印制板是电磁辐射的最基本的单元,其 EMC 性能的优劣直接影响分系统乃至系统 EMC 的性能,所  
以在印制板 Layout 阶段就对其 EMC 设计规则的检查是非常必要的。本算例使用 CST 印制板工作室对印制板的电源完整性  
PI)、去耦电容的布局优化、IR 压降以及 SI EMC 设计规则检查等仿真。  
PCB 导入接口:  
本算例使用的印制板如下图所示:  
PCB 板长约 16cm,宽 15cm,总厚度为 1.68mm,一共 6 层金属层 5 层介质层外加上下两层阻焊层。各层厚度及材料  
参数如下图所示。  
CST China Ltd. | | www.cst-china.cn  
北京市海淀区彩和坊路 8 号天创科技大厦 707C-D | 邮编:100080 | 电话:010-82483820 | 传真:010-82483822  
上海市黄浦区复兴东路 733 号香港名都 1201 | 邮编:200010 | 电话:021-50802328 | 传真:021-50802326  

全部评论(0)

暂无评论