积分商城

最新搜索： 电机控制原理图 涂鸦 MCSDK 6.3 zynq 例程 风机程序 player
您现在的位置是：首页 > 技术资料 > NT5CB256M16CP-DI
推荐星级：
  • 1
  • 2
  • 3
  • 4
  • 5

NT5CB256M16CP-DI

更新时间：2019-03-08 23:05:54 大小：37M 上传用户：sun2152查看TA发布的资源 标签：nt5cb256m16cpdi 下载积分：1分 评价赚积分 （如何评价?） 打赏 收藏 评论(0) 举报

资料介绍

The 4Gb Double-Data-Rate-3(DDR3(L)) DRAM is a high-speed CMOS SDRAM containing 4,294,967,296 bits.

It is internally configured as an octal-bank DRAM.

The 4Gb chip is organized as 64Mbit × 8 /O × 8 banks and 32Mbit×16 /0×8 banks. These synchronous devices achieve high speed double-data-rate transfer rates of up to 2133 Mb/sec/pin for general applications.

The chip is designed to comply with all key DDR3(L) DRAM key features and all of the control and address inputs are synchronized with a pair of externally supplied differential clocks. Inputs are latched at the cross point of differential clocks(CK rising and CK falling). All I/Os are synchronized with a single ended DQS or differential DQS pair in a source synchronous fashion.


部分文件列表

文件名 大小
NT5CB256M16CP-DI.pdf 37M

【关注公众号立即送20积分】

相关下载

全部评论(0)

暂无评论
评论赚积分>>

上传资源 上传优质资源有赏金

热门标签

更多>>

最新上传

  • 打赏
  • 30日榜单

热门下载

推荐下载

本站上的所有资源均为源于网上收集或者由用户自行上传，仅供学习和研究使用，无任何商业目的，版权归原作如有侵权，请 来信指出，本站将立即改正。

ICP许可证号：京ICP证070360号     21IC电子网 2000- 版权所有

京ICP备11013301号

京公网安备 11010802024343号