积分商城

最新搜索： 输注泵 STM32_USB-Host-Device_Lib matlab FM1208 BK4802 protel增强
您现在的位置是：首页 > 技术资料 > 一种多通道时钟分频和触发延迟电路的设计
推荐星级：
  • 1
  • 2
  • 3
  • 4
  • 5

一种多通道时钟分频和触发延迟电路的设计

更新时间：2020-05-29 08:18:58 大小：245K 上传用户：songhuahua查看TA发布的资源 标签：时钟分频触发延迟电路 下载积分：5分 评价赚积分 （如何评价?） 打赏 收藏 评论(0) 举报

资料介绍

在EAST分布式中央定时同步系统中,时钟分频和触发延迟电路是分布式节点的核心。为了完成对基准时钟信号进行多路任意整数倍的等占空比的分频,并对输入的触发脉冲进行多路任意时间的延迟输出,本设计中采用VHDL语言进行编程,实现了多路时钟分频信号的输出和多路延迟输出,特别是提高了奇数分频和触发延迟的时间精度,最后在QuartusⅡ9.0软件上对设计的波形进行分析,验证了该设计的可行性。

In EAST distributed central timing synchronization systems,the clock frequency division and trigger delay circuit is the core of the distributed nodes.To achieve the duty cycleof frequency division of reference clock signal divide frequency and triggering of input on any time delays,VHDL programming language was adopted in the system design and the multi-channel clock signal outputs was implemented.Especially it improved the precision of odd frequency division and trigger delay.Finally,the designed waveform is analyzed with QuartusII9.0 software.The design reliability was verified.

部分文件列表

文件名 大小
一种多通道时钟分频和触发延迟电路的设计.pdf 245K

【关注公众号立即送20积分】

相关下载

全部评论(0)

暂无评论
评论赚积分>>

上传资源 上传优质资源有赏金

热门标签

更多>>

最新上传

  • 打赏
  • 30日榜单

热门下载

推荐下载

本站上的所有资源均为源于网上收集或者由用户自行上传，仅供学习和研究使用，无任何商业目的，版权归原作如有侵权，请 来信指出，本站将立即改正。

ICP许可证号：京ICP证070360号     21IC电子网 2000- 版权所有

京ICP备11013301号

京公网安备 11010802024343号