推荐星级:
  • 1
  • 2
  • 3
  • 4
  • 5

H264中CAVLC解码器的VLSI设计

更新时间:2020-11-02 09:08:02 大小:6M 上传用户:xuzhen1查看TA发布的资源 标签:h264cavlc解码vlsi 下载积分:1分 评价赚积分 (如何评价?) 打赏 收藏 评论(0) 举报

资料介绍

摘要:H.264是由IU和 ISo/IEC联合发布的新一代视频编码标准。同以前的编码标准相比,H.264的压缩效率提升将近一倍,而且它具有良好的网络亲和性,能够适应各种网络的传输。本论文的研究课题是H264中 CAVLO解码器的vLSI设计。
CAVLC(基于上下文的自适应变长编码)是H264视频编码标准中一种重要的熵编码技术,它在H.264的基本档次、主要档次和扩展档次中均被支持。本论文即基于H264的基本档次,用vLSI设计方法去设计一个适用于实时视频通信的CAVLO解码器。
CAVLC不同于一般的变长编码,它能够根据以往编码的数据在若干码表中自适应的选择,找出与当前编码数据统计特性最相符的一个码表来进行编码。本文对 CAVLO的编解码原理及过程进行了详细的探讨,并给出具体的 CAVLC编解码举例。在深入理解 CAVLC解码流程的基础上,本文完成了 CAVLO解码器的vLSI设计。设计引入首“1”检测器来对关键码表进行划分,加快查表解码速度;采用一个控制器来对所有的解码子模块进行控制。整个设计采用 Verilog HDL进行实现,解码一个4x4块最多需要62个时钟周期。设计通过了功能仿真以及门级后仿,能够连续地对输入码流进行正确解码
本设计采用TSMC0.8 um CMOs工艺,在 Synopsys Design Compiler中进行综合,综合得到的门级电路运行频率可达41.67MHz,电路规模8k门,动态功耗
3.28mW。该设计能够基本满足4CIF视频的实时解码要求关键词:VLSI设计;H.264;CAVLO解码器

部分文件列表

文件名 大小
H264中CAVLC解码器的VLSI设计.pdf 6M

全部评论(0)

暂无评论

上传资源 上传优质资源有赏金

  • 打赏
  • 30日榜单

推荐下载