推荐星级：

集成于gps射频芯片的ldo设计

更新时间：2019-11-23 09:31:35 大小：14M 上传用户：sun2152 查看TA发布的资源 标签：gps 射频芯片 ldo 下载积分：0分评价赚积分（如何评价?）收藏评论(0) 举报

资料介绍

随着电子技术的发展，集成稳压器成为各种电子设备中不可或缺的组成部分，线性稳压器由于具有极低的自有噪声和较高的电源抑制比，结构简单等优点得到广泛使用，为适应宽电压工作环境的需要，现在越来越多的芯片已经集成了低压差线性稳压器。

本文针对一款GPS射频芯片，设计了集成于射频芯片内部的LDO.由于射频芯片中各个模块对电源噪声很敏感，所以需要降低LDO的输出噪声并提高LDO的电源抑制比，而LDO的噪声和电源抑制比很大程度上由基准电压源决定，通过在基准电压源的输出串联一路RC低通滤波器，可以有效降低LDO的输出噪声，并提高LDO的电源抑制比.RC滤波器的大电容可以外接，这样可以节省芯片面积，加大电容值可以显著的降低基准电压源的输出噪声。为了降低射频芯片的功耗，设计有开关电路，在电路闲置期间将芯片的电源关闭。由于要集成于射频芯片内部，所以对芯片面积有严格的要求。本设计输入电压范围2.6V-3.6v，输出电压1.8V，电路包括带隙基准电压源、误差放大器、缓冲器、调整管、反馈网络、过温保护电路以及限流保护电路。射频芯片正常工作电流为15mA，故设计最大输出电流50mA：负载电流在OmA到50mA间变化时，LDO输出电压变化峰值小于5mV：PSRR在1kHz处达到73.7dB，在1GHz的带宽内PSRR最小为36.6dB；在100kHz处LDO的输出噪声密度为33.5nVNHE，在1MHz处输出噪声密度达到8.72nV/H，本设计的版图面积约为2804mx 150um，使用TSMC 0.18um射频和混合信号CMOS工艺实现，并成功流片。