推荐星级:
  • 1
  • 2
  • 3
  • 4
  • 5

存算一体芯片的FPGA原型验证与仿真平台.docx

资料介绍

存算一体芯片的FPGA原型验证与仿真平台

1 引言

FPGA原型验证是存算一体芯片开发流程中的关键环节,在流片前验证芯片的功能正确性和性能指标。存算一体芯片的FPGA原型需要模拟存储阵列的模拟计算行为,验证复杂度和难度高于传统数字芯片。本章系统分析存算一体芯片的FPGA原型验证方法、仿真平台搭建和验证流程。

2 FPGA原型验证

2.1 验证范围

存算一体芯片的FPGA原型验证需要覆盖:数字逻辑功能(控制逻辑、I/O接口、RISC-V核)、计算精度(MAC操作的精度验证)、数据流(流水线调度、数据复用)和系统性能(吞吐量、延迟、功耗)。

2.2 模拟行为建模

存算一体芯片的模拟计算部分(Crossbar阵列、ADC)需要在FPGA中通过数字模型模拟。模型的精度直接影响验证结果的可靠性。

3 仿真平台

3.1 系统级仿真

通过系统级仿真平台在芯片开发早期评估性能和功耗,支持设计空间探索。中科院计算所Ouroboros系统在ASPLOS上发表,通过仿真验证了晶圆级SRAM-CiM架构的性能。

3.2 硬件加速仿真

使用FPGA原型加速仿真速度,在真实工作负载下验证芯片性能。思尔芯MimicPro3支持高达200亿门的原型验证。

4 验证流程

存算一体芯片的验证流程包括:架构级仿真→RTL仿真→FPGA原型验证芯片测试。

5 未来展望

AI辅助的验证方法可自动生成测试向量,优化验证覆盖率。面向存算一体芯片,验证工具的自动化水平将持续提升。


部分文件列表

文件名 大小
存算一体芯片的FPGA原型验证与仿真平台.docx 37K

全部评论(0)

暂无评论

上传资源 上传优质资源有赏金

  • 打赏
  • 30日榜单

推荐下载