FPGA读取AD芯片AD9238数据并波形显示例程Verilog逻辑源码Quartus工程文件+文档

FPGA读取AD芯片AD9238数据并波形显示例程Verilog逻辑源码Quartus工程文件+文档说明，FPGA型号Cyclone4E系列中的EP4CE6F17C8，Quartus版本17.1。

module top(

input                       clk,

input                       rst_n,

output                      ad9238_clk_ch0,

output                      ad9238_clk_ch1,

input[11:0]                 ad9238_data_ch0,

input[11:0]                 ad9238_data_ch1,

//vga output

output                      vga_out_hs, //vga horizontal synchronization

output                      vga_out_vs, //vga vertical synchronization

output[4:0]                 vga_out_r,  //vga red

output[5:0]                 vga_out_g,  //vga green

output[4:0]                 vga_out_b   //vga blue

);

wire                            video_clk;

wire                            video_hs;

wire                            video_vs;

wire                            video_de;

wire[7:0]                       video_r;

wire[7:0]                       video_g;

wire[7:0]                       video_b;

wire                            grid_hs;

wire                            grid_vs;

wire                            grid_de;

wire[7:0]                       grid_r;

wire[7:0]                       grid_g;

wire[7:0]                       grid_b;

wire                            wave0_hs;

wire                            wave0_vs;

wire                            wave0_de;

wire[7:0]                       wave0_r;

wire[7:0]                       wave0_g;

wire[7:0]                       wave0_b;

wire                            wave1_hs;

wire                            wave1_vs;

wire                            wave1_de;

wire[7:0]                       wave1_r;

wire[7:0]                       wave1_g;

wire[7:0]                       wave1_b;

wire                            adc_clk;

wire                            adc0_buf_wr;

wire[10:0]                      adc0_buf_addr;

wire[7:0]                       adc0_buf_data;

wire                            adc1_buf_wr;

wire[10:0]                      adc1_buf_addr;

wire[7:0]                       adc1_buf_data;

assign vga_out_hs = wave1_hs;

assign vga_out_vs = wave1_vs;

assign vga_out_r  = wave1_r[7:3]; //discard low bit data

assign vga_out_g  = w