推荐星级:
- 1
- 2
- 3
- 4
- 5
fpga功能实现有限字长响应FIR 用verilog编写
资料介绍
fpga功能实现有限字长响应FIR 用verilog编写
部分文件列表
文件名 | 文件大小 | 修改时间 |
fpga/CSA4.v | 1KB | 2008-04-13 15:29:08 |
fpga/CSA4.v.bak | 1KB | 2008-04-13 14:20:38 |
fpga/booth.v | 1KB | 2012-05-11 21:42:48 |
fpga/booth.v.bak | 1KB | 2012-05-11 21:41:42 |
fpga/fir.mpf | 23KB | 2008-04-13 16:01:38 |
fpga/fir.cr.mti | 1KB | 2008-04-20 13:04:18 |
fpga/booth_tp.v | 1KB | 2012-05-11 21:39:34 |
fpga/booth_tp.v.bak | 1KB | 2007-05-11 15:03:34 |
fpga/vsim.wlf | 80KB | 2012-05-13 16:15:48 |
fpga/enter_x.v | 1KB | 2007-05-10 20:07:52 |
fpga/enter_x.v.bak | 1KB | 2007-05-10 20:07:36 |
... |
全部评论(0)