推荐星级:
  • 1
  • 2
  • 3
  • 4
  • 5

面向存算一体芯片的可靠性测试方法与加速寿命试验设计.docx

更新时间:2026-08-20 09:00:53 大小:39K 上传用户:烟雨查看TA发布的资源 标签:存算一体芯片可靠性测试加速寿命试验HTOLHAST 下载积分:2分 评价赚积分 (如何评价?) 打赏 收藏 评论(0) 举报

资料介绍

面向存算一体芯片的可靠性测试方法与加速寿命试验设计

——HTOLHAST的存算一体芯片可靠性评估方案

引言

可靠性测试是存算一体芯片从实验室走向量产的关键环节。存算一体芯片的模拟计算特性使其可靠性测试面临独特的挑战:存储单元的电导漂移、ADC/DAC的精度退化、以及模拟电路的噪声增大,均需要在可靠性测试中评估。加速寿命试验通过提高温度和电压,加速芯片的退化过程,在短时间内评估芯片的寿命。本文系统分析面向存算一体芯片的可靠性测试方法与加速寿命试验设计。

存算一体芯片的失效模式

存储单元失效

存算一体芯片中存储单元的主要失效模式:

1. 电导漂移ReRAMPCM的电导随时间漂移,导致权重值偏离目标值,计算精度下降。

2. 耐久性退化:在反复编程/擦除后,存储单元的电阻窗口缩小,最终无法切换。

3. 数据保持失效:在高温下,存储单元的电荷损失加速,数据保持时间缩短。

模拟电路失效

存算一体芯片中模拟电路的主要失效模式:

1. ADC精度退化ADC的参考电压漂移、比较器偏移增大,导致转换精度下降。

2. DAC精度退化DAC的参考电压漂移、电流源失配增大,导致输出精度下降。

3. 感测放大器灵敏度退化:感测放大器的偏移电压增大、增益降低,导致灵敏度下降。


部分文件列表

文件名 大小
面向存算一体芯片的可靠性测试方法与加速寿命试验设计.docx 39K

全部评论(0)

暂无评论

上传资源 上传优质资源有赏金

  • 打赏
  • 30日榜单

推荐下载