推荐星级:
  • 1
  • 2
  • 3
  • 4
  • 5

面向存算一体芯片的模拟计算阵列中信号完整性分析与电源噪声耦合抑制.docx

资料介绍

面向存算一体芯片的模拟计算阵列中信号完整性分析与电源噪声耦合抑制

——从芯片级到封装级的信号完整性协同设计

引言

在存算一体芯片中,模拟计算阵列对电源噪声和信号串扰极为敏感。电源噪声通过电源分配网络耦合到模拟电路,影响ADC/DAC的转换精度和感测放大器的灵敏度。信号串扰通过相邻信号线之间的电容和电感耦合,导致模拟信号的失真。从芯片级到封装级的信号完整性协同设计,通过优化电源分配网络、信号布线 and 封装互连,降低噪声耦合,提高信号质量。本文系统分析面向存算一体芯片的模拟计算阵列中信号完整性分析与电源噪声耦合抑制技术。

信号完整性基础

信号完整性定义

信号完整性是信号在传输过程中保持其原始形状和时序的能力:

1. 信号质量:信号在接收端的波形形状,包括上升时间、下降时间、过冲和下冲。

2. 时序质量:信号在接收端的时序关系,包括建立时间、保持时间和时钟偏斜。

3. 噪声容限:信号在噪声环境下的抗干扰能力,包括电压裕度和时间裕度。

信号完整性问题

存算一体芯片中常见的信号完整性问题:

1. 反射:阻抗不连续导致信号反射,反射信号叠加在原始信号上,导致信号畸变。

2. 串扰:相邻信号线之间的电磁耦合导致串扰,串扰信号干扰目标信号的传输。

3. 电源噪声:电源电压的波动通过电源分配网络耦合到信号通路,影响信号质量。


部分文件列表

文件名 大小
面向存算一体芯片的模拟计算阵列中信号完整性分析与电源噪声耦合抑制.docx 39K

全部评论(0)

暂无评论

上传资源 上传优质资源有赏金

  • 打赏
  • 30日榜单

推荐下载