积分商城

最新搜索： RAG GJB150 电池故障 LM1117 WS2811 keil stm32G4xx_DFP2.2.0
您现在的位置是：首页 > 技术资料 > 应力记忆技术-原理与工艺
推荐星级：
  • 1
  • 2
  • 3
  • 4
  • 5

应力记忆技术-原理与工艺

更新时间：2026-07-27 08:16:08 大小：15K 上传用户：潇潇江南查看TA发布的资源 标签：应力记忆 下载积分：2分 评价赚积分 （如何评价?） 打赏 收藏 评论(0) 举报

资料介绍

用是通过在晶体管沟道区域引入可控的拉伸应力，改变硅晶格的原子间距，提升载流子迁移率，最终实现芯片性能的提升。该技术诞生于90纳米制程节点之后，是摩尔定律延续过程中应对短沟道效应、提升晶体管驱动电流的核心工艺之一，目前仍在成熟制程芯片以及特色工艺芯片制造中广泛应用。

技术背景与原理

在半导体工艺进入深亚微米节点后，单纯通过缩小晶体管尺寸提升性能的方式开始面临物理瓶颈：随着沟道长度缩短，短沟道效应导致漏电流升高、阈值电压漂移，晶体管的开关特性恶化，同时单纯缩小尺寸带来的性能增益逐渐降低。 industry开始探索通过改变晶体管内部材料的晶格结构，引入应力来提升载流子迁移率的技术路线，SMT就是其中最早实现大规模量产的工艺之一。

硅晶体中，载流子（电子和空穴）的迁移率决定了晶体管的开关速度和驱动能力：迁移率越高，相同电压下驱动电流越大，晶体管开关速度越快，芯片工作频率也就越高。对于NMOS晶体管来说，电子导电主要依赖于Δ能谷，当沟道区域受到纵向拉伸应力时，硅晶格会沿着沟道长度方向被拉长，原子间距增大，能谷分裂导致电子有效质量降低，散射作用减弱，最终电子迁移率可以提升10%~30%，提升效果十分显著。

SMT实现应力引入的核心原理是利用不同材料之间的晶格失配，以及刻蚀、沉积工艺中的应力记忆效应：首先在完成栅极工艺之后，对晶体管源漏区域进行刻蚀，去除一部分原生硅，形成凹槽；然后在凹槽中沉积掺杂的硅锗（SiGe）或者氮化硅（SiN）应力层，利用沉积材料与硅之间的晶格常数差异，在沟道区域产生应力。最后在后续的高温工艺过程中，应力会被“记忆”在晶格结构中，即使去除部分覆盖材料，应力仍然会保留在沟道区域，这也是“应力记忆技术”名称的来源。

典型工艺步骤

SMT的典型工艺流程与传统CMOS工艺兼容，不需要对制造流程进行大规模修改，成本较低，这也是该技术能够快速推广的重要原因。典型的工艺步骤如下：

1. 前置工艺完成：首先完成阱注入、栅极氧化、多晶硅栅沉积与光刻刻蚀，形成晶体管的栅极结构，完成轻掺杂漏（LDD）注入，形成源漏的轻掺杂区域。

2. 源漏刻蚀：利用光刻胶遮挡栅极与有源区之外的区域，对NMOS晶体管的源漏区域进行选择性刻蚀，去除栅极两侧一定深度的原生硅，形成源漏凹槽，刻蚀深度通常在几十纳米级别，需要精确控制深度和侧壁角度，避免对沟道区域造成损伤。


部分文件列表

文件名 大小
应力记忆技术-原理与工艺.docx 15K

相关下载

全部评论(0)

暂无评论
评论赚积分>>

上传资源 上传优质资源有赏金

热门标签

更多>>

最新上传

  • 打赏
  • 30日榜单

热门下载

资料专题

推荐下载

本站上的所有资源均为源于网上收集或者由用户自行上传，仅供学习和研究使用，无任何商业目的，版权归原作如有侵权，请 来信指出，本站将立即改正。

ICP许可证号：京ICP证070360号     21IC电子网 2000- 版权所有

京ICP备11013301号

京公网安备 11010802024343号