推荐星级：

电路与架构级低功耗技术

更新时间：2026-07-19 12:01:48 大小：21K 上传用户：烟雨查看TA发布的资源 标签：电路架构 下载积分：2分评价赚积分（如何评价?）打赏收藏评论(0) 举报

资料介绍

随着集成电路工艺节点进入纳米级，单芯片集成晶体管数量突破百亿大关，移动计算、边缘智能、可穿戴设备等领域对芯片续航能力提出了极高要求，数据中心芯片的功耗也带来了巨额散热成本与碳排放压力。低功耗设计已经成为当前集成电路设计领域的核心研究方向之一，按照设计层级划分，低功耗技术可以分为工艺级、器件级、电路级、架构级与系统级五个层级，其中电路级与架构级低功耗技术是连接器件工艺与系统应用的核心枢纽，能够在不依赖先进工艺的前提下，通过电路结构优化与架构设计创新实现显著的功耗降低，是当前量产芯片中应用最广泛、性价比最高的低功耗技术方案。

一、电路级低功耗核心技术

电路级低功耗技术针对逻辑门、存储器、运算单元等底层电路模块进行优化，从功耗产生的根源入手降低动态功耗与静态功耗。CMOS电路的总功耗可以分为动态功耗与静态功耗两部分，公式为：P_total=P_dynamic+P_static= αC_LV_DD²f + I_leakV_DD，其中α为开关活动性，C_L为负载电容，V_DD为电源电压，f为工作频率，I_leak为漏电流。电路级低功耗技术正是围绕这几个核心参数进行优化，实现总功耗的降低。

1. 多阈值电压技术

多阈值电压（Multi-Threshold Voltage, MTV）技术是当前电路级低功耗设计中最成熟也最常用的技术之一。在标准CMOS工艺中，阈值电压V_th越低，晶体管的导通电流越大，电路工作速度越快，但亚阈值漏电流也越大，静态功耗越高；反之阈值电压越高，漏电流越小，静态功耗越低，但导通速度越慢。多阈值电压技术的核心思路就是在同一设计中同时使用高阈值电压与低阈值电压两种晶体管：对时序路径上的关键路径，使用低阈值电压晶体管满足时序要求，保证芯片工作频率；对非关键路径上的逻辑门，全部替换为高阈值电压晶体管，大幅降低漏电流，从而在不影响芯片整体性能的前提下将静态功耗降低30%~50%。

随着工艺节点进一步缩小，漏电流的占比不断提升，多阈值电压技术也衍生出更多变种，比如自适应阈值电压技术，通过在芯片运行过程中动态调整衬底偏压改变晶体管阈值电压：当芯片需要高性能运行时，施加反向衬底偏压降低阈值电压提升速度；当芯片处于低负载待机状态时，施加正向衬底偏压提高阈值电压降低漏电流。衬底偏压技术可以将待机状态的漏电流降低一个数量级以上，非常适合移动端芯片的场景切换需求。