积分商城

最新搜索： 收音机 矿机 verilog pdf 阅读器 freertos lwip altium 18.1.
您现在的位置是：首页 > 教程 > 数字电子时钟电路图设计原理
推荐星级：
  • 1
  • 2
  • 3
  • 4
  • 5

数字电子时钟电路图设计原理

更新时间：2016-08-25 16:10:26 大小：36K 上传用户：秋风式街球查看TA发布的资源 标签：数字电子时钟 下载积分：0分 评价赚积分 （如何评价?） 打赏 收藏 评论(0) 举报

资料介绍

石英晶体振荡器和六级十分频器组成标准秒发生电路。其中“非”门用作整形以进一步改善输出波形。利用二-十计数器的第四级触发器Q3端输出脉冲频率 是计数脉冲的1/10，构造一级十分频器。如果石英晶体振荡器的震荡频率为1MHz，则经六级十分频后，输出脉冲的频率为1Hz，即周期为1s，即标准秒 脉冲。

部分文件列表

文件名 大小
数字电子时钟电路图设计原理.docx 36K

【关注视频号领20积分】   【关注公众号立即送20积分】

相关下载

全部评论(0)

暂无评论
评论赚积分>>

上传资源 上传优质资源有赏金

热门标签

更多>>

最新上传

  • 打赏
  • 30日榜单

热门下载

推荐下载

本站上的所有资源均为源于网上收集或者由用户自行上传，仅供学习和研究使用，无任何商业目的，版权归原作如有侵权，请 来信指出，本站将立即改正。

ICP许可证号：京ICP证070360号     21IC电子网 2000- 版权所有

京ICP备11013301号

京公网安备 11010802024343号