推荐星级：
- 1
- 2
- 3
- 4
- 5
数字电子时钟电路图设计原理
资料介绍
石英晶体振荡器和六级十分频器组成标准秒发生电路。其中“非”门用作整形以进一步改善输出波形。利用二-十计数器的第四级触发器Q3端输出脉冲频率 是计数脉冲的1/10，构造一级十分频器。如果石英晶体振荡器的震荡频率为1MHz，则经六级十分频后，输出脉冲的频率为1Hz，即周期为1s，即标准秒 脉冲。
部分文件列表
| 文件名 | 大小 |
| 数字电子时钟电路图设计原理.docx | 36K |
全部评论(0)