积分商城

最新搜索： stm32g0 STM32 stm32f030 stk500 HT24LC64 步进驱动器源码
您现在的位置是：首页 > 技术资料 > DDR3上的双读写通道设计与实现
推荐星级：
  • 1
  • 2
  • 3
  • 4
  • 5

DDR3上的双读写通道设计与实现

更新时间：2020-06-05 22:10:45 大小：979K 上传用户：songhuahua查看TA发布的资源 标签：ddr3双读写通道时分复用桥接电路 下载积分：5分 评价赚积分 （如何评价?） 打赏 收藏 评论(0) 举报

资料介绍

针对DDR3的灵活性与使用效率问题,提出了一种DDR3上的双读写通道设计与实现策略。在DDR3上切割出两套独立读写通道,基于时分复用(TDM)原则,使每套读写状态互不影响,能按要求完成用户任意读写指令。设计了一种时分复用桥接电路,通过数据切换器,使两套用户读写接口分时的与DDR3控制器接口相连接。将DDR3 IP核MIG提供的一套控制接口搭建为两套独立的用户读写接口,分时间片轮循执行用户读写命令,能总体实现对DDR3的同时读写操作。板级测试表明,DDR3内部读写时钟达800MHz,外部用户接口操作时钟达200MHz,用户数据位宽达256bit,能满足用户同时读写的要求。该策略有助于解决各种高速实时数据缓存问题,具有广泛的应用价值。

Aiming at the flexibility and efficiency of DDR3,a design and implementation strategy of double read/write channels on DDR3 is proposed.Two sets of independent read/write channels are cut on DDR3,and based on time division multiplexing(TDM)principle,each channel is not affected by another one;they can complete any read/write instruction of user.The TDM bridging circuit is designed;two user’s read/write interface is connected with DDR3 controller interface through the data switcher in time sharing mode.With the control interface provided by DDR3 IP core MIG,two independent user’s read/write interfaces are built,and the user...

部分文件列表

文件名 大小
DDR3上的双读写通道设计与实现.pdf 979K

【关注视频号领20积分】   【关注公众号立即送20积分】

相关下载

全部评论(0)

暂无评论
评论赚积分>>

上传资源 上传优质资源有赏金

热门标签

更多>>

最新上传

  • 打赏
  • 30日榜单

热门下载

推荐下载

本站上的所有资源均为源于网上收集或者由用户自行上传，仅供学习和研究使用，无任何商业目的，版权归原作如有侵权，请 来信指出，本站将立即改正。

ICP许可证号：京ICP证070360号     21IC电子网 2000- 版权所有

京ICP备11013301号

京公网安备 11010802024343号