推荐星级：
- 1
- 2
- 3
- 4
- 5
基于FPGA的深度卷积神经网络的设计空间探索
资料介绍
深度卷积神经网络（DCNN）已被证明在许多模式识别应用中非常有效，例如图像分类和语音识别。由于其计算复杂性，DCNN要求实施利用定制硬件加速器来满足性能和能效限制。利用DCNN中所有并行性源，本文提出了一种基于FPGA的加速器架构。我们开发分析可行性和性能评估模型，考虑各种设计和平台参数。因此，我们开发了一种设计空间探索算法，使用该算法，我们获得了对给定目标FPGA平台具有最高性能的实现。使用真实生命DCNN的仿真结果表明我们的加速器优于其他竞争方法，这忽略了应用程序中的某些并行性源。最值得注意的是，我们的加速器以1：9的比例运行在同一FPGA器件上的最先进的DCNN加速器。
部分文件列表
| 文件名 | 大小 |
| DCNN_16.pdf | 495K |
全部评论(0)