积分商城

最新搜索： 相位差磁调制 icn2027 电机 ATmega8U2 STM32H743 核心板 qcom
您现在的位置是：首页 > 源码 > Cyclone4E FPGA设计4位并入串出移位寄存器Verilog逻辑源码Quartus工程文件.
推荐星级：
  • 1
  • 2
  • 3
  • 4
  • 5

Cyclone4E FPGA设计4位并入串出移位寄存器Verilog逻辑源码Quartus工程文件.

更新时间：2021-08-23 10:37:58 大小：128K 上传用户：xzxbybd查看TA发布的资源 标签：cyclone4efpga移位寄存器verilog 下载积分：8分 评价赚积分 （如何评价?） 打赏 收藏 评论(0) 举报

资料介绍

Cyclone4E FPGA设计4位并入串出移位寄存器Verilog逻辑源码Quartus工程文件.。Quartus11.0工程文件, FPGA型号为CYCLONE4E系列中的EP4CE6E22C8,可以做为你的学习设计参考。    

**----------------------------文件信息--------------------------

** 文件名称： reg_bc.v

** 创建日期：

** 功能描述：实现4位并入串出移位寄存器的功能

** 硬件平台：大西瓜logic^3 FPGA开发板

** 版权声明：本代码属个人知识产权,本代码仅供交流学习.

**---------------------------修改文件的相关信息----------------

** 修改人：

** 修改日期：

** 修改内容：

*******************************************************************************/

module reg_bc(clk,clr,din,dout);

input clk,clr; //输入时钟端，清零端（高电平有效）

input[3:0] din; //数据输入端

output dout; //数据输出端


reg[1:0] cnt;

reg[3:0] q;

reg dout;


always@(posedge clk) //时钟上升沿触发

begin

cnt<=cnt+1; //cnt自加1

if(clr) //判断清零信号是否有效

begin

q<=4'b0000; //q置0

end

else 

begin

if(cnt>0) //判断cnt是否大于0

begin       

image.png

部分文件列表

文件名大小
4位并入串出移位寄存器/
4位并入串出移位寄存器/db/
4位并入串出移位寄存器/db/logic_util_heursitic.dat
4位并入串出移位寄存器/db/prev_cmp_reg_bc.map.qmsg4KB
4位并入串出移位寄存器/db/prev_cmp_reg_bc.qmsg3KB
4位并入串出移位寄存器/db/reg_bc.(0).cnf.cdb2KB
4位并入串出移位寄存器/db/reg_bc.(0).cnf.hdb1KB
4位并入串出移位寄存器/db/reg_bc.cbx.xml
4位并入串出移位寄存器/db/reg_bc.cmp.rdb5KB
4位并入串出移位寄存器/db/reg_bc.cmp_merge.kpt
4位并入串出移位寄存器/db/reg_bc.db_info
...

【关注视频号领20积分】   【关注公众号立即送20积分】

相关下载

全部评论(0)

暂无评论
评论赚积分>>

上传资源 上传优质资源有赏金

热门标签

更多>>

最新上传

  • 打赏
  • 30日榜单

热门下载

推荐下载

本站上的所有资源均为源于网上收集或者由用户自行上传，仅供学习和研究使用，无任何商业目的，版权归原作如有侵权，请 来信指出，本站将立即改正。

ICP许可证号：京ICP证070360号     21IC电子网 2000- 版权所有

京ICP备11013301号

京公网安备 11010802024343号