积分商城

最新搜索： iar STM32F103 rfe150 Sm470 cserialport SPWM
您现在的位置是：首页 > 教程 > 五级流水的 CPU 实现
推荐星级：
  • 1
  • 2
  • 3
  • 4
  • 5

五级流水的 CPU 实现

更新时间：2019-06-12 09:20:57 大小：103K 上传用户：z00查看TA发布的资源 标签：FPGAcpu 下载积分：2分 评价赚积分 （如何评价?） 打赏 收藏 评论(0) 举报

资料介绍

在 FPGA 上实现五级流⽔线的 CPU 的⼀部分功能，并在模拟环境下实现完整的 CPU。使⽤ C++ 程序模拟内存和硬盘的读写，通过 USB-UART 在计算机和 FPGA 之间交换数据。

• 将五级流⽔线拆分成五个模块，每个模块单独实现并在 FPGA 上进⾏测试。测试⽅法是，通过 C++ 程序将预先⽣成的上⼀级的输出数据发送到 FPGA 上的模块，然后这个模块将这⼀级的输出数据发回 C++ 程序并检查正确性。（FPGA 上除了需要测试的模块，还要有处理数据收发的部分）模块之间有寄存器，在时钟信号的上升沿将数据传递到下⼀级，请将这个寄存器包含在它所连接的两个模块中的前⼀个模块。

• 在单独实现所有模块后，需要将所有模块连接成⼀个完整的 CPU 并在模拟环境中进⾏测试。

• 选做：硬盘读写的指令；缓存；在 FPGA 上实现完整的 CPU。

• 指令集：add, addi, sub, and, andi, or, ori, xor, xori, slt, slti, beq, bne, j, jr lb, lui, lw, sb,sw


部分文件列表

文件名 大小
CPU-Verilog.pdf 103K

【关注B站账户领20积分】

相关下载

全部评论(0)

暂无评论
评论赚积分>>

上传资源 上传优质资源有赏金

热门标签

更多>>

最新上传

  • 打赏
  • 30日榜单

热门下载

推荐下载

本站上的所有资源均为源于网上收集或者由用户自行上传，仅供学习和研究使用，无任何商业目的，版权归原作如有侵权，请 来信指出，本站将立即改正。

ICP许可证号：京ICP证070360号     21IC电子网 2000- 版权所有

京ICP备11013301号

京公网安备 11010802024343号