基于衬底驱动技术的超低压、超低功耗CMOS模拟集成电路设计

更新时间：2020-01-10 20:04:54 大小：16M 上传用户：sun2152 查看TA发布的资源 标签：cmos 模拟集成电路 下载积分：1分评价赚积分（如何评价?）收藏评论(0) 举报

资料介绍

随着无线通信设备、笔记本电脑、消费类电子和可移植医疗设备市场的不断扩大，极低电压工作环境下的芯片研发日益受到关注，因此，超低压、超低功耗模拟集成电路设计已经成为IC设计的重点方向之一。本文首先介绍超低压、超低功耗模拟集成电路的发展趋势，同时也分析了目前超低压、超低功耗模拟集成电路设计的主要方法和挑战；重点研究了衬底驱动技术在超低压、超低功耗模拟集成电路设计中的应用，论文通过介绍衬底驱动技术的原理，对衬底驱动MOS管的工作原理、电器特性等进行系统分析。同时运用村底驱动技术，基于TSMC 0.25um标准CMOS工艺，设计了工作在0.8V的轨至轨（railto-rail）CMOS运算放大器；运用衬底驱动技术，结合亚阈值技术和组合MOS管技术，分别基于CSMC 0.6um CMOS工艺、TSMC 0.35um CMOS工艺对传统的密勒运算跨导放大器（Miller OTA）

电路进行改进，使其分别工作在0.9V和0.6V的超低电压下。用Hspice对所设计的运算放大器电路进行仿真，仿真结果表明：由于采用了衬底驱动技术使得所设计的电路在超低电压下获得比较好的性能。论文最后运用Cadence Virtuso工具对超低压、超低功耗的电路进行了版图设计.

随着无线通讯设备、便携式电脑、消费类电子和可移植医疗设备市场的不断扩大，功耗成为现代集成电路产品的关键性能之一，而降低功耗的一个重要方法就是降低电源电压；另一方面，随着IC特征尺寸的持续缩小和CMOS工艺水平的不断提高，MOS器件的沟道长度也相应变小，导致芯片工作的电源电压越来越低。

2005年，半导体工业协会对未来十几年CMOS集成电路的电源电压发展作了预测，

2008低压低功耗芯片电源电压降到0.8V左右，到2014年，电源电压将降到0.45V左右11，同时，激烈的市场竞争对这些电子设备的性能越来越高，对开发周期的要求越来越短，对开发与生产成本的制约也日趋严格，使集成电路设计人员需要开发新的工艺和设计技术，这都使超低压、超低功耗的集成电路设计受到极大的关注与挑战1